EP1C6Q240C8封装和部分引脚的功能分析.pptxVIP

EP1C6Q240C8 封装和部分引脚的功能分析图 U21A图 U21B图 U21C图 U21D第一部分：封装图 U21A、U21B、U21C、U21D 表示的是同一块芯片 EP1C6Q240C8，有 240 个引脚， 采用的是 PQFP 封装(即 Plastic Quad Flat Package，塑料方块平面封装)，PQFP 封装的芯片的 四周均有引脚，而且引脚之间距离很小，管脚也很细，一般大规模或超大规模集成电路采用 这种封装形式。用这种形式封装的芯片必须采用 SMT(Surface Mount Technology，表面组装技术)将芯片 边上的引脚与主板焊接起来。对于 SMT 技术，个人理解，即表面组装技术，一般用来焊接一些引脚在几百以上的芯 片，比如说 BGA，PGA 一般都采用这种技术；例如笔记本主板上的 intel 北桥芯片，一般都采用球形封装，又如比较古老的 Intel 965 底部球形引脚大约有 600 多个，现在笔记本流行用的P43、P45、P55、X58，从 P43 一代引 脚多达几千个甚至更多，这样做的好处是节约面积，坏处是测试的时候比较麻烦，像 BGA 这种封装的芯片一般焊上去之后，顶部要引出几个接点，以防止在使用过程中坏掉，方便用 万用表或者示波器来测试各个通路便于修理。对于这几种类型的芯片，除了 PQFP 少数罕见的高手能手工焊接之外，一般都采用贴片 机来进行专门的焊接工作。这里简单介绍一下这两种封装：PQFP/PFP 封装具有以下特点适用于SMD 表面安装技术在 PCB 电路板上安装布线。适合高频使用。 操作方便，可靠性高。 芯片面积与封装面积之间的比值较小。 Intel 系列 CPU 中 80286、80386 和某些 486 主板采用这种封装形式。这里的SMD 表示的是贴片组装器件；BGA 球栅阵列封装随着集成电路技术的发展，对集成电路的封装要求更加严格。这是因为封装技术关系 到产品的功能性，当 IC 的频率超过 100MHz 时，传统封装方式可能会产生所谓的“CrossTalk（串扰）”现象，而且当 IC 的管脚数大于 208 Pin 时，传统的封装方式有其困难度。因此， 除使用 QFP 封装方式外，现今大多数的高脚数芯片（如图形芯片与芯片组等）皆转而使用 BGA(Ball Grid Array Package)封装技术。BGA 一出现便成为 CPU、主板上南/北桥芯片等高密度、高性能、多引脚封装的最佳选择。第二部分：电路图关于原理图：当我们把原理图元件库做好以后，在原理图中，对于已有的原理图，我们可以选择 make library 选项即可生成要引用的原理图元件库，我们可以使用自动编号来对每隔模块进行编 号，也可以手动的进行编号，然后在工具选项卡中找到 footprints manager 可以用来检查各 个器件的封装，若发现器件没有封装，可以在 library 中找一个与该器件引脚数目一样的同 类型的芯片封装来对该器件进行封装操作；封装完成之后进行 DRC 检测，然后更新到 PCB， 由于目前只做原理图分析，这里就不做详细介绍了。在原理图中，细心的人会发现，不能单独的看只看 U21A 这块“芯片”，其实这只是芯 片的一部分，为了便于观察，我们把电源、时钟频率、JTAG 下载口和 AS 下载口单独出来 作为 4 大部分；一、U21A 是该芯片的主体部分：即 EP1C6Q240C8 主体部分，该部分引脚有点多（稍后介绍）；二、U21B 模块表示的是 JTAG 和 AS 下载电路：1、AS 简介：AS（Active Serial）是 FPGA 重要的配置方式，由 FPGA 器件引导配置操作过程，它控 制着外部存储器和初始化过程，EPCS 系列.如 EPCS1,EPCS4 配置器件专供 AS 模式，目前 只支持 Cyclone 系列。使用Altera 串行配置器件来完成。Cyclone 器件处于主动地位，配置 期间处于从属地位。配置数据通过 DATA0 引脚送入 FPGA。配置数据被同步在 DCLK 输入 上，1 个时钟周期传送 1 位数据。其他配置方式还有 JTAG、PS 等。2、JTAG 模式JTAG 主要用于芯片内部测试。TMS、TCK、TDI、TDO,分别为模式选择、时钟、数 据输入和数据输出线。在 EP1C6Q240C8 芯片上，我们可以找到对应的是 148、147、155、 149 这四个引脚，JTAG 是串行接口，使用打印口的简单 JTAG 电缆，利用的是打印口的输出带锁存的特点，使用软件通过 I/O 产生JTAG 时序。由 JTAG 标准决定，通过 JTAG 写/读一个字节要一系列的操作，根据我的分析，使用简单 JTAG 电缆，利用打印口， 通