单片机应用技术 单片机的扩展设计 第6章 C51单片机应用系统扩展.doc

51单片机C语言开发教程 第6章 C51单片机应用系统扩展 第6章 C51单片机应用系统扩展 6.1 C51单片机的三总线结构 所谓总线，就是连接系统中各部件的一组公共信号线。与外部芯片或设备相连接时，单片机的引脚构成三总线结构：地址总线(AB)、数据总线(DB)和控制总线(CB)，见图6.1.1。 1、数据总线 数据总线用于单片机与存储器之间或单片机与I/O端口之间传送数据。数据总线的线数与单片机处理数据的字长一致。例如，51单片机是8位字长，所以，数据总线也是8根。数据总线是双向的，可以进行两个方向的数据传送。 2、控制总线 控制总线由、、和ALE等组成。用于控制外部芯片或设备的读/写操作。 3、地址总线 单片机用地址总线输出地址信号，以便进行存储单元或I/O端口的选择。地址信号是单向的，只能由单片机向外发送。地址总线宽度最大为16位，可寻址范围达216，即64KB。 高8位A15～A8由P2口提供。在实际应用中，高8位地址线并不固定为8位，需要用几位就从P2口中引出几条口线。 低8位A7～A0由P0口提供。由于P0接口是数据、地址分时复用的，所以P0接口输出的低8位地址必须用地址锁存器进行锁存。在操作时，先把低8位地址送锁存器锁存输出，然后再用P0 图6.1.1 51单片机的三总线结构 口线传送数据。 地址锁存器一般选用带三态缓冲输出的8D锁存器74LS373。74LS373的外形引脚、结构及逻辑功能示意图见图6.1.2。当使能端G呈高电平时D端数据传送至Q端，而在G跳变为低电平瞬间实现锁存, Q端不受D端影响。为输出控制端，为低电平时输出三态门打开，锁存器中的信息可经三态门输出。除74LS373外，74HC373、74LS273、8282等芯片也常用作地址锁存器。 (a) (b) 图6.1.2 74LS373的外形引脚、结构及逻辑功能示意图(8D锁存器上加G，三态门加) 6.2 存储器的扩展 6.2.1程序存储器的扩展 C51单片机扩展外部程序存储器的硬件电路如图6.2.1所示。在CPU访问外部程序存储器时，P2口输出地址高8位，P0口分时输出地址低8位和送指令字节。地址锁存器用于锁存低8位地址；ALE为地址锁存信号；为程序存储器选通信号，低电平有效，接外部程序存储器片选端。因为现在大多单片机内部具有64K程序存储器，不需考虑外部扩展，所以在此不再多途述。 指令EPROM(E2 指令 EPROM (E2PROM) P0口 ALE P2口 89S51锁存器 89S51 锁存器 低8位地址 低8位地址 高8位地址 高8位地址 图6.2.1 C51单片机扩展外部程序存储器电路图 6.2.2数据存储器的扩展 在单片机应用系统中，数据存储器RAM起着非常重要的作用。在51单片机内虽有128个字节RAM，但当系统需要较大容量RAM时就需要片外扩展数据存储器RAM,最大可扩展64KB。51单片机扩展外部数据存储器的硬件电路如图6.2.2所示。在CPU访问外部数据存储器时，P2口输出地址高8位，P0口分时输出地址低8位和传送数据。地址锁存器用于锁存低8位地址；ALE为地址锁存信号；片外数据存储器RAM的读和写由51单片机的和信息控制。访问外部数据存储器的时序如下： 在访问外部数据存储器时，P2口输出外部RAM单元的高8位地址，P0口分时输出低8位地址和传送数据，当地址锁存允许信号ALE为高电平时，P0口输出的地址信息有效，ALE的下降沿将此地址打入外部地址锁存器，接着P0口变为数据传送方式。读外部RAM时有效，选通外部RAM，相应存储单元的内容出现在P0口上，读入CPU；写外部RAM时有效，P0口上出现的数据写入相应的RAM单元。 D0~D7 地址 D0~D7 地址 P0口 ALE P2口 低8位地址 低8位地址 锁存器 锁存器 AT89S51 AT89S51 高8位地址RAM 高8位地址 RAM 译码器 译码器 图6.2.2 C51单片机扩展外部数据存储器电路图 数据存储器有两大类，一种称为静态RAM（Static RAM，SRAM），SRAM速度非常快，是目前读写最快的存储设备了，但是它也比较昂贵，所以只在要求很苛刻的地方使用，譬如CPU的一级缓冲，二级缓冲。另一种称为动态RAM（Dynamic RAM，DRAM），从价格上来说DRAM相比