选择题50分,每题2分,正确答案可能不只一个,可单选或.docxVIP

一．选择题（ 50 分，每题 2 分，正确答案可能不只一个，可单选或复选） 1. 到目前为止，使用最为广泛的计算机形态是： 。 C A 超级计算机 B 个人计算机 C 嵌入式计算机 D 服务器 2. 世界上第一台通用电子数字计算机 ENIAC使用 作为电子器件。 B A 晶体管 B 电子管 C 大规模集成电路 D 超大规模集成电路 3. 冯?诺依曼型计算机的设计思想是 。 C A 存储数据并按地址顺序执行 B 存储程序并按地址逆序执行 C存储程序并按地址顺序执行 D 存储程序并乱序执行 4. 指令流是取指周期中从内存流向 的信息流。 B A. 存储器 B. 控制器 C. 寄存器 D. 缓存器 5. 在计算机系统的层次结构中，属于软硬件混合级的是 。B A 微程序设计级 B 操作系统级 C 汇编语言级 D 机器语言级 6. 一种 可以采用多种不同的 。 B A 计算机组成、计算机体系结构 B 计算机组成、计算机实现 C计算机实现、计算机体系结构 D 计算机实现、计算机组成 7. 在 IEEE 754 标准中，对于一个规格化的 32 位浮点数，其尾数域所表示的值是 ， 这是因为规格化的浮点数的尾数域最左 （最高有效位） 总是 ，故这一位经常不予 存储，而认为隐藏在小数点的左边，这可以使尾数表示范围多一位，达 位。 C A. 0.M 、 0、 23 B. 0.M 、 1、 24 C. 1.M 、 1、 24 D. 1.M 、 0、 23 8. 在定点二进制运算器中，减法运算一般通过 来实现。 D A 原码运算的二进制减法器 B 补码运算的二进制减法器 C 补码运算的十进制加法器 D 补码运算的二进制加法器 9. MOS半导体存储器中， 的外围电路简单，速度 ，但其使用的器件多，集成 度不高。 B A. DRAM、快 B. SRAM、快 C. DRAM、慢 D. SRAM、慢 10. 从 CPU来看，增加 Cache 的目的，就是在性能上使 的平均读出时间尽可能接近 Cache 的读出时间。 AC A. 主存 B. 辅存 C. 内存 D. 外存 11. 虚拟存储器可看作是一个容量非常大的 存储器， 有了它， 用户无需考虑所编程序 在 中是否放得下或放在什么位置等问题。 B A. 逻辑、辅存 B. 逻辑、主存 C. 物理、辅存 D. 物理、主存 12. 指令格式中的 字段，用来表征指令的操作特性与功能。 A 1 A. 操作码 B. 指令字 C. 数据字 D. 地址码 13. 运算型指令的寻址与转移型指令的寻址，其不同点在于 ______。 A 前者取操作数，后者决定程序转移地址 后者取操作数，前者决定程序转移地址 前者是短指令，后者是长指令 前者是长指令，后者是短指令 14. 以下 4 种类型指令中，执行时间最长的是 ______。 C A RR型指令 B RS 型指令 C SS 型指令 D 程序控制指令 15. 在 CPU中，指令寄存器用来保存 。A A 当前指令 B 当前指令的地址 C 下一条指令 D 下一条指令的地址 16. 以下句子中，正确的是 。BC CPU中负责指令译码的部分是无法改变的 CPU中的微程序是可重写的 C可以通过修改成品 CPU来改变 CPU的译码方式 D若要修改 CPU的部分功能，必须完全重新设计CPU 17. 取出和执行任何一条指令所需的最短时间为 个 CPU周期。 C A. 0 B. 1 C. 2 D. 3 18. CPU的异步控制方式有时又称为 。 BC A 固定时序控制方式 B 可变时序控制方式 C应答控制方式 D 无应答控制方式 19. 一条机器指令是由若干条微指令组成的序列（通常叫做 ）来实现的，而机器指 令的总和便可实现整个指令系统。D A. 微操作 B. 微指令 C. 指令 D. 微程序 20. 在一个计算机系统中，指令流水线是指指令步骤的并行，是 级流水线。 C A 微指令 B 部件 C 处理器 D 处理机 21. 在流水 CPU中，为了解决执行段的速度匹配问题， 一般采用的方法包括： 。ABC A 将执行部件分为定点执行部件和浮点执行部件两个可并行执行的部分， 分别处理定点 运算指令和浮点运算指令 B 在浮点执行部件中，包括浮点加法部件和浮点乘 / 除部件，它们可以同时执行不同的 指令 浮点运算部件以流水线方式工作 采用多体交叉存储器和 Cache 22. 在流水过程中存在的相关冲突中， 是指多条指令进入流水线后在同一机器周期 内争用同一个功能部件所发生的冲突。 A 2 A. 资源相关 B. 数据相关 C. 性能相关 D. 控制相关 23. 开发 RISC 系统的目标是： 。 ABCD A 使处理器的结构更简单，更合理 B 提高处理器的性能