基于DSP的FIR滤波器的设计报告要点.docxVIP

u 目录 1 概述 ............................................................................................................ - 0 - 1.1 数字滤波器的研究现状 .................................................................... - 0 - 2 系统硬件设计 ............................................................................................... - 1 - 2.1 系统设计方案 ..................................................................................... - 1 - 2.2 主控模块 ............................................................................................ - 3 - 3 系统软件设计 ............................................................................................... - 4 - 3.1 软件整体设计 .................................................................................... - 4 - 3.2 测量模块 ............................................................................................ - 7 - 4 系统测试与总结 ........................................................................................... - 8 - 4.1 系统测试 ............................................................................................. - 8 - 4.2 总结体会 ........................................................................................... -10- 参考文献 ......................................................................................................... -11- 附录 ................................................................................................................. -12- II 概述 1.1 数字滤波器的研究现状 20 世纪 60 年代起由于计算机技术、集成工艺和材料工业的发展，滤波器发 展上了一个新台阶，并且朝着低功耗、高精度、小体积、多功能、稳定可靠和价 廉方向努力，其中小体积、多功能、高精度、稳定可靠成为 70 年代以后的主攻方向。导致 RC 有源滤波器 、数字滤波器、开关电容滤波器和电荷转移器等各种滤波器的飞速发展，到 70 年代后期，上述几种滤波器的单片集成已被研制出来并得到应用。 80 年代，致力于各类新型滤波器的研究，努力提高性能并逐渐扩大应用范围。 90 年代至现在主要致力于把各类滤波器应用于各类产品的开发 和研制。当然，对滤波器本身的研究仍在不断进，在国内外的研究中，设计 FIR 滤波器所涉及的乘法运算方式有： 并行乘法、位串行乘法和采用分布式算法的乘法。并行乘法运行速度快，但占用的硬件资源极大。如果滤波器的阶数增加，乘 法器位数也将变大， 硬件规模将变得十分庞大。 位串行乘法器的实现方法主要是通过对乘法运算进行分解， 用加法器来完成乘法的功能， 也即无乘法操作的乘法器。位串行乘法器使得乘法器的硬件规模达到了最省， 但是由于是串行运算， 使得它的运算周期过长，运算速度与硬件规模综合考虑时不是最优的。 1.2 论文主要完成的工作 本文主要应用软件设计 FIR 数字滤波器，并对所设计的滤波器进行