基于MBF的变模PLL信号源的开发设计三部分.docVIP

盐城师范学院毕业论文(设计) PAGE 14 5 变模锁相频率合成器硬件设计 5.1 MB15F04芯片模块 5.1.1 MB15F04介绍 MB15F04是ASSP双串行输入PLL频率合成器。富士通MB15F04是一个带有两个2.0GHz的预置分频器的串行输入锁相环，可以选择两个2.0GHz预置分频器的64/65或128/129使能吞除脉冲功能。使用最新的Bi CMOS程序技术，在电源电压3V的情况下，供电电流典型值低达11.0mA。此外，包括一个超级充电电路，以提供快速的调音和低噪音性能。因此，MB15F04非常理想地适用于数字移动通信。 5.1.2 特征 高工作频率，对RX合成器：最大值2.0GHz，对TX合成器：最大值2.0GHz； 低电源电压：Vcc=2.7V至3.6V； 低供电电流：11.0mA(Vcc=3V)； 能量存储功能：最大值 Ipstx=10uA； 串行输入14位可编程参考分频器：R=5到16383； 串行输入18位可编程分频器由以下构成： 7位二进制吞除计数器：0到127； 11位二进制可编程计数器：5到2047； 芯片上的高性能充电泵电路和相位比较器，达到高速LOCK-UP和低相位噪音； 宽工作范围：Ta=-40到85℃。 5.1.3 封装 图5-1 MB15F04封装 5.1.4 引脚配置 图5-2 MB15F04引脚 5.1.5 引脚描述 管脚号 管脚名称 I/O 描述 1 GNDRX1 RX-PLL段的接地端 2 OSCin 输入 可编程参考除法输入，TCXO必须和一个交流耦合电容相连 3 GNDTX TX-PLL段的接地端 4 finTX 输入 TX-PLL的预分频器输入脚。和压控振荡器的相连必须是交流耦合的 5 VccTX TX-PLL段的电源电压输入脚。当电源是OFF的时候，TX-PLL的锁存数据被清除 6 XfinTX 输入 TX-PLL的预分频器互补输入端。这个脚必须通过一个电容接地 7 BSCTX 输入 TX-PLL的模拟开关输出（BSTX）控制端。当不使用BSTX的时候总是下拉BSCTX脚（不能悬空）。BSCTX=“H”输出DOTX状态。BSCTX=“L”变为高阻态 8 PSTX 输入 TX-PLL段的能量保存模式控制端。这个脚必须设定为“L”Power-ON（禁止悬空）。 PSTX=“H”正常状态，PSTX=“L”能量保存模式。 9 DoTX 输出 TX-PLL段的充电激励输出端。相位探测器的相位特征可以被FC-位反向。 10 BSTX 输出 TX-PLL段的模拟开关输出 11 GNDRX2 RX段的接地脚 12 DORX 输出 RX-PLL段的充电激励输出端。相位探测器的相位特征可以被FC-位反向。 13 PSRX 输入 RX-PLL段的能量保存模式控制端。 这个脚必须设定为“L”Power-ON（禁止悬空）。 PSRX=“H”正常状态；PSRX=“L”能量保存模式。 14 LD/fout 输出 锁探测信号输出端（LD）/相位比较器监控输出（fout）。 输出信号由一串行数据的LDS位选中。 LDS位=“H”输出fout信号；LDS位=“L”输出LD信号。 15 XfinRX 输入 RX-PLL段的预分频器互补输入端。这个脚必须经一个电容接地。 16 VccRX RX-PLL段的电源电压输入脚。当电源是OFF的时候，RX-PLL段的锁存数据被清除。 17 finRX 输入 RX-PLL段的预分频器输入脚。和VCO的连接必须是交流耦合的。 18 LE0 输入 负载使能信号输入端（带有史密特触发电路）。 当LE=“H”，根据一串行数据中的控制位，移位寄存器的数据被传输到相应的寄存器。 19 Data 输入 串行数据输入端（带有史密特触发电路）。 根据一串行数据中的控制位，一数据被传送到相应的锁存器（TX-参考计数器，TX-可编程计数器，RX-参考计数器，RX-可编程计数器）。 20 Clock 输入 23位移位寄存器的时钟输入端（带有史密特触发电路）。 在时钟上升沿一位数据被传送到移位寄存器。 5.1.6 应用设计 图5-3 MB15F04外围电路 图5-3中：from controller是来自单片机控制器，output是输出，low pass filter是低通滤波器，VCO是压控振荡器。 Clock，Data，LE：带有史密特触发器电路(当输入端开路的时候加一个下拉电阻或者一个上拉电阻以防止振荡)。 BSCTX：当不使用模拟开关输出(BSTX)时总要下拉BSCTX脚。(不要让引脚悬空) 5.2 单片机控制模块 5.2.1 封装 图5-4 AT89C4051封装 5.2.2 简介与功能特性概述 AT89C4051是美国ATMEL公司生产的低电压、高性能CMOS 8位单片机，片