原创力文档- 10
- 0
- 约1.63万字
- 约 14页
- 2021-02-13 发布于天津
- 举报
面试题相关搜索面试什么是同步逻辑和异步逻辑汉王同步逻辑是时钟之间有固定的因果关系异步逻辑是各时钟之间没有固定的因果关系答案应该与上面问题一致补充同步时序逻辑电路的特点各触发器的时钟端全部连接在一起并接在系统时钟端只有当时钟脉冲到来时电路的状态才能改变改变后的状态将一直保持到下一个时钟脉冲的到来此时无论外部输入有无变化状态表中的每个状态都是稳定的异步时序逻辑电路的特点电路中除可以使用带时钟的触发器外还可以使用不带时钟的触发器和延迟元件作为存储元件电路中没有统一的时钟电路状态的改变由外部输入的变化直
FPGA面试题
相关搜索：FPGA,面试
:什么是同步逻辑和异步逻辑？（汉王）
同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系。 答案应该与上面问
题一致
〔补充〕：同步时序逻辑电路的特点：各触发器的时钟端全部连接在一起，并接在系统时钟端，只有当时钟 脉冲到来时，电路的状态才能改变。改变后的状态将一直保持到下一个时钟脉冲的到来，此时无论外部输入 x有无变化，状态表中的每个状态都是稳定的。
异步时序逻辑电路的特点：电路中除可以使用带时钟的触发器外，还可以使用不带时钟的触发器和延 迟元件作为存储元件，电路中没有统一的时钟，电路状态的改变由外部输入的变化直接引起。
:同步
文档评论（0）