DDS技术在EDA课程实践教学中的推广.docxVIP

DDS技术在EDA课程实践教学中的推广 1971年，Tierney等人提出直接数字频率合成器（Direct Digital Synthesizer， DDS）概念，即以全数字技术，从相位概念出发直接合成所需波形的一种频率合成技术。这是频率合成技术的一次革命性创新，但是受到当时微电子技术限制，DDS并未得到足够重视，随着现代EDA技术和集成电路工艺的进步，DDS技术得到飞跃发展。DDS技术完全由数字方式合成所需频率的波形，与传统的频率合成器相比，改善了频率的精度和稳定度，并且具有分辨率高、快速转换、低功耗、低成本等优点，广泛用于通信、雷达、电子仪器仪表等领域，是实现电子设备数字化的一项关键技术。 基于DDS技术的函数发生器能够产生多种波形，通常采用专用集成芯片实现，但是不易调试开发和集成，使用受到限制。随着可编程逻辑器件（FPGA）的不断发展，利用DDS技术在FPGA平台上实现各种高性能的信号发生器，成本更低，与其他功能模块接口灵活，便于系统集成，利于设备的数字化和小型化，得到广泛应用。 鉴于DDS技术在通信、电子系统中的普遍应用，有必要在电子信息类和电气自动化类的专业课程中对该技术进行推广。通过EDA课程的实践或实验课程，使学生掌握DDS技术的原理和设计方法是很有必要的。另外，DDS技术在近几年如火如荼的学科竞赛中出现的频率越来越高，全国大学生电子设计竞赛中多个题目涉及到了DDS技术，如实用信号源的设计和制作（1995年）、波形发生器（2021年）、正弦信号发生器（2021年）、简易频率特性测试仪（2021年）等。 在EDA实践课程中推广DDS技术，可以培养学生“自顶向下的”的设计思想和数字系统的综合设计能力。 2. DDS原理和技术指标 2.1 DDS工作原理 DDS的工作原理如图1所示，输入信号为系统时钟、频率控制字和相位控制字，系统由相位累加器、正弦查找表、D/A转换器和低通滤波器构成。DDS系统的核心为相位累加器，由N位的加法器和N位的相位寄存器构成，加法器将频率控制字和相位寄存器输出的累加相位值相加，相加结果作为寄存器输入，在下一个时钟周期与频率控制字继续累加。寄存器输出与相位控制字求和，可以改变生成信号的初始相位。正弦查找表存放在存储器中，相位累加值作为存储器的地址，读取正弦波形的数据。波形采样数据经过DA转换后，生成阶梯信号，通过低通滤波后，得到平滑的模拟波形。 图1 DDS的工作原理 2.2 DDS技术指标分析 DDS系统中，相位累加器的位宽为N，查找表的地址线位宽为R，即存储器大小为2R，累加器N位数据的高R位用于存储器的地址。系统时钟频率为 ，如果累加器步进值（频率控制字）为1，当累加2N个数时，存储器中的正弦查找表会输出一个完整的波形，该波形的频率值为 （1） 当频率控制字为M时，累加的步长为M，那么产生的波形频率为 （2） 反之，若要求生成频率为 的波形时，可以得到频率控制字 （3） 频率控制字M的最小值和步进值为1，所以输出波形频率的最小值和分辨率为 （4） 根据奈奎斯特采样定理，DDS输出的理论最高频率为 （5） 累加器的值从0开始累加，正弦查找表输出存储器地址0对应的数据，当相位控制字为P时，存储器输出P对应的地址存储的数据，改变相位控制字的值，可以改变正弦查找表的首地址，从而改变信号的初始相位。 3. DDS课程设计 3.1 实验方案设计 DDS的实验（实践）课程以Xilinx公司的Spartan-6系列FPGA为平台，以ISE软件为开发环境，在FPGA上完成DDS系统的开发和验证。DDS实现方案如图2所示。 图2 DDS信号发生器实现方案 DDS信号发生器首先包含人机交互模块，利用按键实现参数的输入，可以设定频率值、相位值和波形类型，FPGA将按键设定的工作参数通过LCD控制器模块，驱动1602LCD显示，将参数值转换为控制字输送给DDS模块。DAC芯片选用*****，是12位并行输入DAC，转换速率设置为1MHz，所以系统时钟选择1MHz，相位累加采用32位，那么系统输出信号的分辨率（最小频率）可达到 （6） 系统输出信号的最高频率理论可达系统时钟的一半，但是为了波形平滑，一个周期内采样点数至少为4，最高频率可达 （7） 波形存储器采用多个ROM IP核实现，ROM大小为512×12bit，相位累加器的输出32位总线中的高9位作为ROM的地址。ROM中存储正弦信号、三角波等多种信号，可以通过按键切换波形。ROM输出数据送给DAC控制器，控制DAC进行数据转换，DA