（培训体系）如何提高设计能力以及应对研发挑战.docx

精品文档，助你启航，欢迎下载关注！ 精品文档，助你启航，欢迎下载关注！ 精品文档，助你启航，欢迎下载关注！ （培训体系）如何提高设计能力以及应对研发挑战 如何提高设计能力以及应对研发挑战 于具体设计过程中，EMI/EMC、低噪声设计、RF 设计、信号处理、电源管理等仍是困扰最多工程师的最主要技术挑战；于项目层面的挑战方面，成本制约高居榜首，且且比例有所提高，缺乏先进的测试和测量仪器今年跃居第二，紧跟其后的对关联标准不理解和缺乏最新器件的信息比例相当(见表 2)。本刊特别邀请壹些具有深厚技术背景的业界资深专家，来分享他们对提高设计能力以及应对各种挑战的独到见解。这些专家分别来自测试设备tf商、领先半导体和关联技术供应商以及本地同处研发壹线的系统tf商，能够说颇具权威性和代表性。 我们能够见到 RF 设计的壹个发展趋势就是越来越多的部分会通过数字电路来实现，这就需要精通数字和射频微波的综合型人才；另壹方面，研发的手段也需要更新，包括仿真工具和测试验证手段，这往往要结合工程师的多年经验才能充分发挥其功效，因为任何壹个细微的变化均可能引起设计质量的改变，比如对于设计验证，我们可能会使用探头连接方式来测试，任何探头均会对被测对象带来负载效应，若能得到探头及其连接附件的仿真模型(如 SPICEmodel)，则能够仿真其负载效应。 对于低噪声电路设计的验证，我们要清楚测试设备本身的噪声是多大。无线通信设备的调制和解调部分可能完全用数字部分实现，手边的逻辑分析仪等工具是否支持星座图测试、EVM 测试就变得很关键；而对于 FPGA 设计，能否验证其内部节点和外围电路之间的实时互动关系是很重要，选择适当的 FPGA 和测试设备支持insight 调试变得相对重要。 高速电路设计的测试和验证很困难，许多芯片封装是 BGA 的形式，无法探测到壹 些关键信号，同时对于壹些高速信号，标准上的定义往往是针对芯片管脚，而您能接触到的测试点往往是距管脚有壹段距离，其间可能会有电容或壹段传输线， 如何能得到无法直接触及的点的波形非常关键；仍有壹种情况，于芯片管脚处测得的信号眼图是闭合的，但实际上，电路系统运行正常，这可能是因为于芯片内部会对信号进行专门的 DSP 处理，处理以后的眼图是完全张开的，只是由于这壹部分完全用数学的方法实现，设计者无法直接探测而已，如何解决这类问题呢， 工程师能够结合仿真软件和测量工具，将建模、仿真分析、实际量测融为壹体， 根据实际测量点得波形推断其它点的波形，或推断经过某种特殊数学处理之后的波形。 很多情况下，我们受到经费的限制，无法得到很高级的仪器，但这且不意味着无法提升研发水平，因此要充分发挥现有资源的优势。例如，若您从事宽带通信系统(如信号带宽超过 80MHz)的研发，可能不必担心没有壹台动态范围很高的仪器， 因为宽带信号本身的动态范围可能就不高，也许壹台矢量示波器就完全胜任这壹测量任务。 安捷伦试图从俩个角度来帮助工程师提高的研发水平。首先，我们最近大大加强了仿真软件对信号完整性和 EMI/EMC 分析的功能，更重要的是，该仿真软件能够和安捷伦的示波器、逻辑分析仪、频谱分析仪、射频信号源等测量工具合于壹起使用，构成壹个闭环的半实物仿真测试验证测试环境。其次，安捷伦力图让简单的仪器能够完成复杂的测量验证功能，比如其混合信号示波器只是于普通示波器的基础上集成了额外的 16 个逻辑通道，成本远比逻辑分析仪加上示波器的方案低许多。另外，使普通的示波器和逻辑分析仪能够支持矢量信号的解调或解码分析，这无疑能够节约大量的专用设备测试费用。 坦白地说，我很惊讶地见到 EMI/EMC、低噪声以及 RF 设计成为中国设计者面临的最主要挑战。这也反映出中国的设计水平上了壹个台阶，显示他们已经跨越逻辑设计阶段，正处于质量设计阶段。 以 EMI/EMC 设计为例，只有好的系统/印刷电路板 EMC 设计是不够的。为了于芯片级获得好的 EMI/EMC 性能，必须于芯片设计规划阶段就要予以考虑。诸如片上电源布线、总线电容、电源栅格电容以及外部耦合电容等均要仔细考虑。于芯片设计结束之前必须对 EMC 容差进行深入的计算和分析。 于我见来，最大的项目级挑战就是缺乏有经验的、熟知整个开发流程的项目管理者。当然每个项目均面临成本限制，由于中国的运营成本较低，我们应该能够实现较低的成本。然而，获得壹个经验丰富的项目经理似乎比如何管理成本更难。英飞凌正致力于将最新的技术带到中国，我们也为中国带来了很多有挑战的新项目。通过实际的项目，工程师将能提高研发的水平，仅从理论课程/培训是不可能获得这种提高的。所以我的建议是多动手、多实践，你将获益匪浅。 中国的确拥有能干的研发工程师，工程师、大学和研发团队的素质不断提高，研发能力不断进步，相比其他发达国家，研发的创新以及研发成果转