- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
系别 班次 学号 姓名 .
………密………封………线………以………内………答………题………无………效……
第 PAGE 7 页 共 8页
电子科技大学二零零七至二零零八学年第二学期期末考试
数字逻辑设计及应用 课程考试题 中文B卷 (120分钟) 考试形式:闭卷 考试日期 2008年7月 8 日
课程成绩构成:平时 20 分, 期中 20 分, 实验 0 分, 期末 60 分
一
二
三
四
五
六
七
八
九
十
合计
一、填空题 (每空1分,共5分)
1.五个变量构成的所有最小项之和等于 ( 1 )。
2.已知某数的二进制原码表示为 ( 110110) 2 , 则其对应的8-bit补码表示为 ( )2。
3.已知,则( 1,2,4,5,6,7 )。
4.要使D触发器按工作,则D触发器的输入D=( Q’ )。
5.用移位寄存器产生1101010序列,至少需要( 6 )位的移位寄存器。
二、单项选择题:从以下题目中选择唯一正确的答案。(每题2分,共10分)
1. 若要将一异或门当作反相器(非门)使用,则输入端A、B端的连接方式是( B )。
A. A或B中有一个接“0” B. A或B中有一个接“
C. A和B并联使用 D. 不能实现
2.组合电路的竞争冒险是由于( D )引起的。
A. 电路不是最简 B. 电路有多个输出
C. 电路中使用不同的门电路 D. 电路中存在延时
3.某一逻辑函数真值表确定后,下面描述该函数逻辑功能的表达式中,具有唯一性的是( B )。
A.该逻辑函数的最简与或式 B.该逻辑函数的积之和标准型
C.该逻辑函数的最简或与式 D.该逻辑函数的和之积式
4.若最简状态转换表中,状态数为n,则所需状态变量数K为 ( C )的整数.
A. B. C. D.
000001010011100
000
001
010
011
100
101
110
111
图1
A. 八 B. 五 C. 四 D. 三
组合电路分析:(共10分)
1.求逻辑函数 的最简积之和表达式。(4分)
解:
2.已知逻辑函数, 请写出该函数的标准和(最小项之和)表达式:(3分)
解:
3.找出逻辑表达式对应的电路的所有静态冒险。(3分)
解:当XY=10,W变化时,存在静态1冒险。
四、组合电路设计:(共15分)
1、试用一片三输入八输出译码器74X138和适当的与非门实现函数:
画出电路连接图。译码器如下图所示。 (7分)
SHAPE
解:,电路连接图:
表1S2S1S0选择的输入0
表1
S2
S1
S0
选择的输入
0
0
0
P
0
0
1
P
0
1
0
P
0
1
1
Q
1
0
0
P
1
0
1
P
1
1
0
R
1
1
1
T
码转
码转
换器
图2
解:真值表:
S2S1S0
C1C0
000
11
001
11
010
11
011
10
100
11
101
11
110
01
111
00
逻辑表达式:,
五、 时钟同步状态机设计: (共20分)
1、 写出一个3位同步格雷(GRAY )码计数器的转移/输出表:(5分)
解:
Q2Q1Q0
Q2*Q1*Q0*
Z
000
001
0
001
011
0
011
010
0
010
110
0
110
111
0
111
101
0
101
100
0
100
000
1
2、构造J-K触发器的应用表。已知某状态机的转移/输出表如表2所示,写出针对J-K触发器的激励/输出表。(10分)
激励/输出表Q1Q0
激励/输出表
Q1Q0
X
0
1
00
0d,1d,0
1d,0d,0
01
1d,d0,0
0d,d0,0
11
d1,d0,1
d1,d1,0
10
d1,1d,0
d0,1d,0
J1K1,J0K0,Z
J-K触发器的应用表Q
J-K触发器的应用表
Q
Q*
J
K
0
0
0
d
0
1
1
d
1
0
d
1
1
1
d
0
Q1Q0
X
0
1
00
01,0
10,0
01
11,0
01,0
11
01,1
00,0
10
01,0
11,0
Q1*Q0*,Z
3、已知某状态机针对D触发器的激励/输出表
原创力文档


文档评论(0)