计算机组成原理：4.14.2存储系统概述内存储.pptVIP

计算机组成原理 Slide * 综合扩展 111 3-8译码 010 001 000 A20-18 A20-0 A17-0 OE# MREQ# R/W# CPU D31~D0 D31~D0 D31~D0 D31~D0 D31~D0 WE A CS 256Kx8 4片 D WE A CS 256Kx8 4片 D WE A CS 256Kx8 4片 D WE A CS 256Kx8 4片 D 一个存储系统容量为 M*N位，若使用l*k位的芯片，lM,kN，共需要（M/l）*(N/k)个芯片 WE A CS 256Kx8 4片 D WE A CS 256Kx8 4片 D WE A CS 256Kx8 4片 D WE A CS 256Kx8 4片 D 计算机组成原理 Slide * 《计算机组成原理》 第四章 存储系统 Slide * 四管DRAM存储器读操作 Vss(0V) T1 T2 T5 T7 T8 T6 I/O O/I Vss(0V) Vss(0V) 预充 T10 T9 ED X地址译码线 Y地址译码线 A B C1 C2 CD CD D D 给出预充信号 T9、T10导通 充电电压给CD充电 撤除预充信号 X地址选通 T5、T6管导通 位线相连与C2相连 CD给C2充电 补充电荷 Y地址选通 T7、T8管导通 C2数据读出到I/O 读过程比写过程复杂、速度慢 ED 计算机组成原理 Slide * 四管DRAM存储器刷新 Vss(0V) T1 T2 T5 T7 T8 T6 I/O O/I Vss(0V) Vss(0V) 预充 T10 T9 ED X地址译码线 Y地址译码线 A B C1 C2 CD CD D D 计算机组成原理 Slide * 《计算机组成原理》 第四章 存储系统 Slide * 进一步提高存储密度 T1 T8 T6 O/I Vss(0V) 预充 T10 T9 ED X地址译码线 Y地址译码线 T5 A C1 Vss(0V) CD B T2 C2 Vss(0V) CD T7 I/O D D 进一步提高存储密度 核心是电容 裁剪冗余电路 计算机组成原理 Slide * 《计算机组成原理》 第四章 存储系统 Slide * 单管DRAM存储器 Vss(0V) T1 D X地址译码线 C 电容用于存储电荷，有电荷代表1，否则代表0 I/O Y地址译码线 T2 计算机组成原理 Slide * 单管DRAM存储器读过程 Vss(0V) T1 D X地址译码线 C 电容用于存储电荷，有电荷代表1，否则代表0 I/O Y地址译码线 T2 计算机组成原理 Slide * 单管DRAM存储器写过程 Vss(0V) T1 D X地址译码线 C 电容用于存储电荷，有电荷代表1，否则代表0 I/O Y地址译码线 T2 计算机组成原理 Slide * DRAM 刷新相关概念 DRAM靠电容电荷存储信息。电容电荷容易泄漏，需定期补充电荷以保持信息不变，补充电荷的过程称为刷新过程 泄漏完毕之前如不能补充电荷，存储信息发生丢失，信息存储到信息泄漏完毕之间必须完成刷新过程，称为最大刷新周期， 从上一次对存储器刷新结束到下一次对整个存储器刷新结束所需要的时间称为刷新周期，刷新一块芯片所需的刷新周期数由芯片矩阵的行数决定。 计算机组成原理 Slide * DRAM的刷新 集中式 分散式 异步式 计算机组成原理 Slide * 集中刷新方式 RW 刷新2 刷新1 RW 128 … RW … RW 刷新间隔2ms 读写/维持 刷新过程/ 死区 50ns 50ns 2ms内集中安排所有刷新周期。 用在实时要求不高的场合。 计算机组成原理 Slide * 分散刷新方式 RW 刷新2 刷新1 RW 128 … RW … RW 刷新间隔2ms 50ns 50ns 存储周期 各刷新周期分散安排在存取周期中。 用在低速系统中 计算机组成原理 Slide * 异步刷新方式 RW 刷新1 … RW RW 15.5微秒 50ns RW 128 … RW … 各刷新周期分散安排在2ms内 每隔一段时间刷新一行。 每隔15.5微秒提一次刷新请求，刷新一行；2毫秒内刷新完所有行 用在大多数计算机中。 2ms 12