基于FPGA的DDC数字下变频设计和实现.docx

微系统设计、测试和控制 课程大作业之 基于FPGADDC（数字下变频）设计和仿真 TOC \o 1-3 \h \u 31515 摘 要 1 27613 ABSTRACT 2 8887 第一章 绪论 3 4538 1.1 数字下变频（DDC）研究背景 3 15657 1.2 DDC概述 4 30695 1.3 本文研究内容和结构安排 5 23866 第二章 数字下变频（DDC）基础理论 6 18056 2.1 数字下变频器 6 28923 2.1.1 数字变频基础原理和结构 6 26621 2.1.2影响数字变频器性能关键原因 6 25488 2.2 数字信号采样理论 7 17407 2.2.1低通信号采样理论 7 2671 2.2.2 带通信号采样理论 7 7257 2.3 数字正交检波 8 8603 2.3.1 低通滤波法 9 24776 2.3.2 多相滤波结构变换法 10 30361 2.4 多抽样率数字信号处理理论 11 14987 2.4.1 整数倍抽取和内插 11 8247 2.4.2 多抽样率系统恒等变换 14 21918 2.4.3 多相滤波结构 14 20826 2.5 相关算法介绍 16 23744 2.5.1 CORDIC算法 16 1903 2.5.2 FIR滤波器 18 1712 2.6 本章小结 19 6452 第三章 数字下变频（DDC）各模块设计 20 17987 3.1 数字下变频基础实现方案 20 4337 3.2 基于DDS数控振荡器设计 20 31814 3.2.1 混频器模块设计 20 21852 3.2.2 DDS特点 22 16708 3.3抽取滤波 23 32447 3.4 本章小结 25 6 第四章 数字下变频器设计验证和逻辑综合 26 25105 4.1基于DDS数控振荡器仿真和验证 26 2521 4.2 FIR滤波器仿真和验证 27 27176 4.3 抽取模块仿真验证 28 2364 4.4 DDC整体仿真和验证 29 22317 4.4.1 MATLAB和modelsim仿真 29 27202 4.4.2 FPGA综合汇报 31 32503 4.5 本章小结 31 18670 第五章 总结和展望 32 15610 参考文件 34 摘 要 数字下变频(Digital Down Convert—DDC)是将中频信号下变频至零频，且使信号速率降至适宜通用DSP器件处理速率技术。实现这种功效数字下变频器是软件无线电关键部分。 本文首先对软件无线电数字下变频中国外现实状况进行了分析，然后对于FPGA实现数字下变频设计优势作了叙述。基于本论文在FPGA中实现结构，结合软件无线电理论基础讨论了DDC工作原理，给出数字下变频器常见结构，然后设定整体系统方案，并按功效完成模块划分和接口定义，关键分为混频器、FIR低通滤波器及抽取。经过使用Verilog和调用部分IP核相结合方法完成多通道DDC各个模块设计和仿真调试，经过Matlab对各模块进行验证，结果表明设计思想和结构是正确。 基于FPGA实现DDC，能充足表现软件无线电系统高灵活性和宽适应性，本文所设计数字下变频系统有一定通用性。 关键字：软件无线电，数字下变频，FIR滤波器， FPGA  ABSTRACT Digital Down Convert(DDC) converts digitized IF data into filtered based and data which call be processed by a standard DSP microprocessor．DDC is a core part of a Software Radio system． In this paper, the DDC’S current technology at home and abroad was analyzed, and then the advantages of using FPGA to complete the design of DDC were described．This paper is based on the structure implemented in FPGA, combined with the software radio theoretical to discuss the DDC’s works, and then gives the structure of common digital down conver