pci总线高速数据传输系统设计.docVIP

PCI总线高速数据传输系统设计 导语：?本文通过一套数据采集卡的设计介绍了PCI总线数据传输的基本过程，给出了系统整体设计方案和PCI接口通信方式及驱动程序实现，并着重讨论了PCI数据传输中影响传输速率的各个方面 摘 要：本文通过一套数据采集卡的设计介绍了PCI总线数据传输的基本过程，给出了系统整体设计方案和PCI接口通信方式及驱动程序实现，并着重讨论了PCI数据传输中影响传输速率的各个方面。关键词：PCI总线，WinDriver，直接存储器存取1 引言　　计算机总线扩展技术使得基于计算机的数据采集技术迅速得到应用，基于PC机的数据采集系统是目前应用最为广泛的数据采集系统之一，不但广泛应用于电力设备监控、遥测遥感等测控领域，在声纳、雷达、通讯、地质、医疗器械等领域中也有着重要的应用。高速数据传输始终是计算机相关领域研究的重点，它是计算机感知外部世界并对其进行控制的基础。PCI总线协议是Intel公司1992年提出，为满足高速数据输入/输出要求而设计的一种低成本，高性能的局部总线协议。32位PCI总线的峰值传输速率为132MB/s（33MHz×4Byte）。在PC机的数据传输中，PCI总线以其卓越的性能得到了广泛的应用。高速的数据传输要求提高PCI总线的带宽利用率，使其尽量接近PCI总线的极限速率。本文详细介绍了PCI总线高速数据传输系统设计的关键技术，并实现了一套高速数据采集系统。2 硬件电路设计　　该系统硬件电路板的结构框图如图1所示。其中PCI9054总线控制器负责局部总线与PCI总线间的接口通信。由于PCI9054 Local总线部分信号时序也比较复杂，用门电路不但难以实现而且所需要芯片数量较多，影响电路板的扩充能力及通用性，故采用CPLD实现PCI9054 Local端的控制。从框图中可以看到， PCI9054局部数据总线高五位数据线接到CPLD引脚上，这五根数据线可以接受和发送数据，根据接收到的数据对其译码产生控制信息，还可以发出数据使PCI9054产生门铃中断和MailBox中断。　　PCI接口数据传输效率非常高而A/D采集数据效率较低，所以本设计采用FIFO来缓存数据，也可以同时采集多路数据。PCI9054局部总线支持50MHz时钟，为配合A/D工作，本设计选用40M时钟。PCI9054的所有地址线和控制信号都只与CPLD连接，产生CPLD的工作状态和各种控制信息。FIFO采用TI公司生产的SN74V3690芯片，该芯片非常适合于网络，视频，信号处理，电话，数据通信和其他需要大量数据和非对等总线匹配的应用。[align=center]图1 硬件电路框图[/align]3 DMA传输方式设计　　3.1改进的状态机设计　　一般情况下状态机的转换图如图2所示。该状态机有三种传输状态,空闲状态、等待状态和传输状态。该状态机能成功完成与PCI9054的配合数据传输，传输性能稳定，效果较好。是现在PCI9054局部总线状态机设计的一般方法。通过实际测试，在用户模式下，采用该状态机查询方式DM，A传输速率可以稳定达到68M Byte/s.[align=center]图2 一般状态转换图[/align]　　PCI总线峰值速率为132M Byte/s，而以上状态机和传输状态下DMA速率只有68MByte/s说明其中存在不少漏洞。对比该状态机的时序与PCI9054给出的标准DMA传输时序可知，一般状态机在ADS#信号为低后先进入等待状态用来配置各种信号线，然后才开始传输状态。所以每次启动传输都要浪费一个时钟周期的时间，这种浪费在高速数据传输过程中特别是DMA传输中是非常可观的。　　而PCI9054标准DMA传输在ADS#信号为低后立刻开始数据传输并不需要等待周期，所以等待周期可以省略，状态机只需要两个状态用来产生时序，即空闲状态和数据传输状态，这样状态机转换过程可以简化。但是由于PCI9054不只需要DMA传输，还需要一些其他操作，比如读写某些控制字和状态标志位等，所以在CPLD中还要区分地址。所以本设计采用了新的状态机，改进的状态机状态转换图如图3所示。　　实际测得在同一台机器上，新状态机在用户模式下，查询方式DMA传输速率可以稳定达到88MByte/s。所以在同种情况下，改进的状态机速率可以比原状态机速率高出20MByte/s。由传输速率的大幅提高可以看出，这种改进方式是非常成功的。[align=center]图3 改进的状态转换图[/align]　　3.2 DMA传输模式选择　　PCI9054支持两种DMA传输方式：连续模式和集散模式。连续模式即一般的DMA传输方式（块传输），它要求PCI端的物理存储地址连续，Local端地址连续或不