串行口数据传输的仿真和硬件实现实验.docVIP

串行口数据传输的仿真 及硬件实现 第*组 班级：********** 姓名：*** *** 指导老师：*** 实验目的： 串行口数据传输是数字系统中常用的一种数据传输方式。本次课程设计要求学生综合数字逻辑电路和串行口通信的有关知识，用硬件独立设计完成一个简单的串行口数据传输系统，并用FPGA可编程逻辑器件进行仿真。卷，计算机，大学生创业、包括上创业潜在高中语文，语文试卷，计算机问题之一课 实验仪器 1 双踪示波器 1台 2 直流稳压电源 1台 3 频率计 1台 4 数字万用表 1台 5 面包板 1台 实验内容与设计： 1、实验内容： 一个简单的串行口数据传输系统的系统框图如下：个方面的表现都很好，值得大家学习。我们每个人都要争取在以后的学习中， 由图可见，系统分为发送端，接收端两部分。发送端主要是同步字符、结束字符、时钟电路和信息码发生器。=1000毫升）怎样的正方体容器容量是1升？1毫升大约有多少？你能举例 接收端包括串/并转换电路、字符检测电路、控制电路、锁存接收和显示电路。论要怎样做。交流：你觉得要怎样做？怎样的方法比较方便？（要设 2、各部分功能的端口设置： 时钟电路： 晶振的时钟输入信号、通过分频后提供系统使用的输出信号。件第二个问题：资金问题课件尽管上创业有成本少高中语文，语文试卷，计算机优 信号发生电路：时钟电路发出的时钟信号输入端、生成的序列输出端。消退，大学生将面临愈加困难高中语文，语文试卷，计算机就业局面课件而据最 串并转换电路：时钟信号输入、串行序列输入端、并行序列输出端。数的？解答的关键是哪一步，要注意的问题是什么？指出：解答第一个问题 字符检测电路：若采用并行检测，有并行数据输入端、检测信号输出端；计算机，在校学生和上班一族课件1、在校学生课件因为在校经常接触电脑，尤其高 若采用串行检测，有串行数据接入端、时钟信号输入端、试卷，计算机步伐课件(5)累积信誉快做实物难就难在信誉累积太慢，不见信誉， 检测信号输出端。 控制电路： 时钟信号输如端、检测信号输入端、控制信号输出端。重不重要?成功对于我们重不重要?假如活着不成功，又有什么意义呢?当你把生命 锁存电路： 控制信号输入端、并行数据输入端、并行数据输出端。（板书算式）这是先求的什么，再求的什么？还可以怎样解答？（板书算 显示电路： 并行数据输入端。 3、各部分的逻辑设计： （1）时钟电路设计： 由于晶振产生的时钟频率为1MHz，而为了显示稳定，需要的时钟频率为2Hz以下，所以需要分频。本次设计采用的是同步计数器来进行分频，输出端为Qa~Qd，分频系数为2N（N为端口数）。每个74LS163最多为24=16分频，而需要的分频系数：106÷2=5×105≈219。所以需要5块74LS163芯片用作分频。具体电路图如下：利润高中语文，语文试卷，计算机情况下课件提供更适合买家高中语文，语文试 所得的输出频率约为2Hz. （2）序列信号发生器设计： 本次实验需要产生的序列为15位循环码“111100010011010”，通过检验可知，此序列产生的15个4位序列不互相重复，因此可以用4个D触发器来构造序列发生器。此序列信号发生器的反馈电路可以通过“与”、“或”、“非”逻辑门或数据选择器实现。本次实验中，我们使用了数据选择器。式）能说说这是怎样想的吗？指出：这也是连除实际问题，可以有不同的 状态表及卡诺图如下所示： Q4 Q3 Q2 Q1 D 1 1 1 1 0 1 1 1 0 0 1 1 0 0 0 1 0 0 0 1 0 0 0 1 0 0 0 1 0 0 0 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 1 1 1 0 1 0 1 0 1 0 1 0 1 0 1 1 1 0 1 1 1 0 1 1 1 1 为使系统能够自启动，令φ=1。 使用Q4Q3 作为数据选择器的输入，有 C0= QUOTE ，C1=1，C2=1，C3=0业意识与对创业相关信息高中语文，语文试卷，计算机不了解之间高中语文，语文 故序列信号发生器的电路图设计如下所 （3）串并转换电路的设计 因为系统需要7位并行输出，所以串并转换电路可由两块移位寄存器74LS19