24进制计数器设计报告.docx

1. 设计任务 设计目的 了解计数器的组成及工作原理。 进一步掌握计数器的设计方法和计数器相互级联的方法。 进一步掌握各芯片的逻辑功能及使用方法。 进一步掌握数字系统的制作和布线方法。 熟悉集成电路的引脚安排。 设计指标 以 24 为一个周期，且具有自动清零功能。 能显示当前计数状态。 设计要求 1. 画出总体设计框图， 以说明计数器由哪些相对独立的功能模块组成， 标 出各个模块之间互相联系，时钟信号传输路径、 方向。并以文字对原理作辅助说 明。 2. 设计各个功能模块的电路图，加上原理说明。 选择合适的元器件，利用 multisim 仿真软件验证、调试各个功能模块 的电路， 在接线验证时设计、 选择合适的输入信号和输出方式， 在确定电路充分 正确性同时，输入信号和输出方式要便于电路的测试和故障排除。 在验证各个功能模块基础上，对整个电路的元器件和布线进行合理布 局。 打印 PCB 板，腐蚀，钻孔，插元器件，焊接再就对整个计数器电路进行 调试。 2. 设计思路与总体框图 计数器由计数器、译码器、显示器三部分电路组成，再由 555 定时器组成 的多谐振荡器来产生方波， 充当计数脉冲来作为计数器的时钟信号， 计数结果通 过译码器显示。图 1 所示为计数器的一般结构框图。 异步清零计数器 异 步清零计 数器译码驱动十位数码显示管 异步清零计数器 异 步清零计 数器 译码驱动 十位数码显示管 译码 个位位数码示像 驱动 ▲图 1 计 数 器 结 构 框 图 3. 系统硬件电路的设计 555 多谐荡电路 555 多谐振荡电路由 NE555P 芯片、电阻和电容组成。由 NE555P 的 3 脚 输 出方波。 ▲图 2 ▲图 2 555 电 路 计数器电路 集成计数芯片一般都设置有清零输入端和置数输入端，而且无论是清零还 是置数都有同步和异步之分。有的集成计数器采用同步方式，即当 CP 触发沿到 来时才能完成清零或置数任务； 有的集成计数器则采用异步方式， 即通过触发器 的异步输入端来直接实现清零或置数，与 CP 信号无关。 本设计采用异步清零。 由 2 片十进制同步加法计数器 74LS160（图 2-1-1 ）、 一片与非门 74LS00 （图 2-1-2 ）和相应的电阻、开关。 由外加送来的计数脉冲（由 555 电路产生）送入两个计数器的 CLK 端，电 路在计数脉冲的作用下按二进制自然序依次递增 1 ，当个位计数到 9 时，输出进 位信号给十位充当使能信号进位。 当计数到 24，这显示器个位输出 0010 （也就 是 4 ），显示器十位输出 0010 也就是 2 ），显示器十位计数器只有 QC 端有输出， 显示器个位计数器只有 QB 端有输出，将十位的 QC、个位的 QB 端接一个二输 入与非门， 与非门输出一路送入十位计数器的清零端， 一路送入个位计数器的清 零端，将整个电路清零，完成周期为 24 的计数。 译码和显示电路 由 2 个 74LS48 和 2 个数码管组成驱动电路将计数器输出的 8421BCD 码 转换为数码管需要的逻辑状态，并且为保证数码管正常工作提供足够的工作电 流。 数码管通常有发光二极管（ LED）数码管和液晶（ LCD）数码管，本设计提 供的为 LED 数码管。 强制清零 按下复位开关使两计数器的 CR 端强制为低电平从而进行强制清零。 4．系统设计仿真 4.1 仿真原理图 根据计数器的一般结构框图，我们通过查阅资料书和上网查询，了解不同 元件的功能和实用性，考虑性价比后，制作出的计数器的原理图，如图 3 所示 ▲ 图 3 计数器电路原理图 4.2 各功能元件的分析 [1] 设计原理图中各功能元件的引脚图或逻辑功能图的分析如下 所示： 1．74LS48 ：七段显示译码器的主要功能是把 8421B 码译成 对应于数码管的 7 个字段信号，驱动数码管，显示出相应 的十进 制数码。 D,C,B,A 是 8421BCD 码的 4 位 输人信号， a,b,c,d,e,f,g 是七段译码输出信号， LT，RBI，BI 为控制端。灯测试输人端 LT： 当 LT=0 ，BI＝ 1 时，无论 A3~A0 为何种状态， a,b,c,d,e,f,g 的状 态均为 0，数码管七段 全亮，显示 “8”字形，用以检查七段显 示器各字段是否能正常工作。灭零输入端 RBI：当 RBI＝ 0 时，且 LT＝1，BI＝0 时，若 D ～A 的状态均为 0，则所有光段均灭，在 数字显 示中用以熄灭不必要的 0。例如，显示 0021 ， 21 前面的两个 0 是多余 的，可以通过在对应位加灭零信号 （RBI＝0）的方法去掉多余的零。 ▲ 图 5 74ls48 和半导体数码管的连接图 74LS00 ： 74LS00 为四二输入与非门。 ▲ 图 6