2017年下半年网络工程师真题与答案详解.docx

PAGE PAGE # PAGE PAGE # 在程序的执行过程中，Cache j主存的地址映射是由qi完成的。 (1)A?操作系统B (1)A?操作系统 B?程序员调度 C ?硬件自动 D?用户软件 【答案】C 【解析】 cache是高速缓冲存储器，作为CPU与主存之间的高速缓冲，有存储容量小，成本大, 速度快的特点，存放经常被CPU访问的内容。cache和主存之间的映射由碾件自动完成。 某四级指令流水线分別完成取指、取数、运算、保存结果四步操作。若完成上述操作的 时间依次为8ns. 9ns. 4ns. 8ns则该流水线的操作周期应至少为(2) ns. ⑵A.4B.8C.9 ⑵A.4 B.8 C.9 D.33 【答案】C 【解析】 内存按字节编址。若用存储容量为32Kx8bit的存储器芯片构成地址从A0000H到 DFFFFH的内存，则至少需要，3L片芯片。 (3)A.4B.8C.16D?32 (3)A.4 B.8 C.16 D?32 【答案】B 【解析】 存储区域空间为：DFFFF-A0000+l=40000Ho 计算机系统的主存主要是由(4)构成的。 (4)A?DRAMB.SRAMC.CacheDEE PROM (4)A?DRAM B.SRAM C.Cache DEE PROM 【答案】A 【解析】 DRAM动态随机存取存储器，最为常见的系统内存。为了保持数据，DRAM必须周期 性刷新0 计算机运行过程中，CPU需要与外设进行数据交换。采用（5）控制技术时，CPU与外 设可并行工作。 （5）A?程序査询方式和中断方式B? （5）A?程序査询方式和中断方式 B?中断方式和DMA方式 C?程序査询方式和DMA方式 D?程序査询方式、中断方式和DMA 方式 【答案】B 【解析】 程序査询方式是按顺序执行的方式，由CPU全程控制。因此不能实现外设与CPU的并 行工作。中断方式，在外设做好数据传送之前，CPU可做自己的事情。发出中断请求之后, CPU响应才会控制其数据传输过程，因此能一定程度上实现CPU和外设的并行。而DMA 方式由DMAC控制器向CPU申请总线的控制权,在获得CPU的总线控制权之后，由DMAC 代替CPU控制数据传输过程。 李某购买了一张有注册商标的应用软件光盘，则李某享有（6〉。 B?该光盘的所有权（6） B?该光盘的所有权 C该软件的著作权 C该软件的著作权 D?该软件的所有权 【答案】B 【解析】 购买光盘，只拥有光盘的所有权。 某软件项目的活动图如下图所示，我中顶点表示项目里程碑，连接顶点的边表示包含的 活动，边上的数字表示活动的持续时间（天九完成该项目的最少时间为（7 活动，边上的数字表示活动的持续时间（天九完成该项目的最少时间为（7〉。由于某种原 (8)A.ll B.18 C.20 D.21 (8)A.ll B.18 C.20 D.21 PAGE PAGE # (8)A.ll B.18 C.20 D.21 (8)A.ll B.18 C.20 D.21 PAGE PAGE # 【答案】B C 【解析】 关键路径：最长的一段（ABCEFJ=ABDGFJ=18天）.BD、BF只能由同一个人来完成, 因此最快的方式为，先完成BD再去完成BC （因此相当于此时，关键路径ABCEFJ I：推迟 了 2天完成，因此此时项目完成的最少时间为20天）0 以下关于程序设计语言的叙述中，错误的是（9）。 （9） A （9） A?脚本语言中不使用变量和函数 B?标记语言常用于描述格式化和链接 C? C?脚本语言采用解释方式实现 D?编译型语言的执行效率更高 【答案】A 【解析】 QQ： 414493855获取2009年到2017年的全部试题也答案详解 在基于Web的电子商务应用中，访问存储于数据库中的业务对象的常用方式之一是 (10)o (lO)A.JDBCB.XMLC.CGIDCOM (lO)A.JDBC B.XML C.CGI DCOM 【答案】A 【解析】 数据库连接（JDBC）由一组用Java编程语言编写的类和接口组成，它提供了一个标准的 APk (ll)A.DPSKB.BPSKC.QPSK (ll)A.DPSK B.BPSK C.QPSK D.MPSK PAGE PAGE # PAGE PAGE # (12)A.1OOOB.2000C.4000D.8000 (12)A.1OOO B.2000 C.4000 D.8000 【答案】A B 【解析】 根据图形可知是以载波的相对初始相位变化来实现数据的传送，并且初始相位与前一码 元的发生180度变化为二进制0,无变化为1?因此可知采用的调制技术为DPSK（差分相移键 控）。对应的码元速率和二进制数据速率相同，