哈工大_简单数字电子表的设计_免试.docxVIP

简单数字电子表的设计 1.实验目的 熟悉掌握有关时序逻辑电路的 组成原理； 理解有关简单数字电子表的设计与制作原理; 掌握有关74LS系列等集成器的用法。 2.总体设计方案或技术路线 数字电子表的逻辑框图如图1所示。它由计数器、译码显示器和较时电路组 图1数字电子表逻辑框图 3.实验电路图 3.1 60进制计数器 74LS 71LS161D a 4 Q0CO = 7』L罰阴［f U17 ￡ 科2 U2皿 3.2 24进制计数器 GND^z vcc 5V GND L_ VCC 5V GNEk 5V 图2 60进制计数器 NT2L SX畀 U33A 74LS08D VCC 图5 24进制计数器 3.3 7进制计数器 □44A 74LS10D ocoo 74LS16-fD a U43 尝帶矛 Ft T V 图6 7进制计数器 vcc 输入 输出 CLK LD CLR ENP ENT Q X X 0 X X 全“ L” 0 1 X X 预置数据 1 1 1 1 计数 X 1 1 0 X 保持 X 1 1 X 0 保持 表2 74LS161功能表 3.4 译码显示电路 1 ^7GND CH Cfi U5 Jk G C Eh E F O 目 C： Qi E F 0 74LSAp 8 (jii rCi7 j j- VCC ■MOODOOO 74LS4T0 8 i ETi -4- -4—4- 图7译码显示电路 表 表3 74LS47引脚功能表-七段译码驱动器功能表 十进数 或功能 输入 Bl/ RBO 输出 LT RBI D C B A a b c d e f g 0 H H 0 0 0 0 H 0 0 0 0 0 0 1 1 H X 0 0 0 1 H 1 0 0 1 1 1 1 2 H X 0 0 1 0 H 0 0 1 0 0 1 0 3 H X 0 0 1 1 H 0 0 0 0 1 1 0 4 H X 0 1 0 0 H 1 0 0 1 1 0 0 5 H X 0 1 0 1 H 0 1 0 0 1 0 0 6 H X 0 1 1 0 H 1 1 0 0 0 0 0 7 H X 0 1 1 1 H 0 0 0 1 1 1 1 8 H X 1 0 0 0 H 0 0 0 0 0 0 0 9 H X 1 0 0 1 H 0 0 0 1 1 0 0 10 H X 1 0 1 0 H 1 1 1 0 0 1 0 11 H X 1 0 1 1 H 1 1 0 0 1 1 0 12 H X 1 1 0 0 H 1 0 1 1 1 0 0 13 H X 1 1 0 1 H 0 1 1 0 1 0 0 14 H X 1 1 1 0 H 1 1 1 0 0 0 0 15 H X 1 1 1 1 H 1 1 1 1 1 1 1 BI X X X X X X L 1 1 1 1 1 1 1 RBI H L 0 0 0 0 L 1 1 1 1 1 1 1 LT L X 1 1 1 1 H 0 0 0 0 0 0 0 3.5 校时电路 图8校时电路 图8校时电路 仪器设备名称、型号 器件 大小和数目 型号 七段显示器 7个 译码器 7个 74LS48D 计数器 7个 74LS161D 计数器 3个 74LS90D 两输入端与非门 15个 74LS00D 三输入端与非门 1个 74LS10D 两输入端或门 1个 74LS08D 非门 3个 74LS04D 单刀开关 3个 R1 3.3K R2 3.3K R3 3.3K  R4 4.5K R5 3.3K R6 3.3K C1 10 nf C2 10 nf C3 0.1uf C4 1uf C5 10 nf 理论分析或仿真分析结果 将标准秒信号送入“秒计数器”，“秒计数器”采用 60进制计数器，每累计60 秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。 “分计数 器”也采用60进制计数器，每累计60分钟，发出一个“时脉冲”信号，将该信 号送到“时计数器”。 “时计数器”采用24进制计时器，可实现对一天24小时的累计。每累计24 小时，发出一个“星期脉冲”信号，该信号将被送到“星期计数器”，“星期计 数器”采用7进制计时器，可实现对一周7天的累计。译码显示电路将“时”、 “分”、“秒”、“星期”计数器的输出状态送到七段显示译码器译码， 通过七 位LED七段显示器显示出来。校时电路时用来对“时”、 “分”、“星期”显示 数字进行校对调整的。 详细实验步骤及实验结果数据记录（包括各仪器、仪表量程及阻的记录） 按照电路图分别出 60 进制、 24进制、 7 进制逻辑电路图； 分别调试 60 进制、 24进制、 7 进制的逻辑电路； 把 60 进制的秒计数器同 60 进制的分计数器以及 24 进制的小时计