EDA课程设计——数字抢答器要点.pdfVIP

数字式竞赛抢答器 设计要求 1、设计一个可容纳 4 组参赛的数字式抢答器，每组设一个按钮，供抢答使 用。 2、抢答器具有第一信号鉴别和锁存功能，使除第一抢答者外的按钮不起作 用。 3、设置一个主持人“复位”按钮。 4 、主持人复位后，开始抢答，第一信号鉴别锁存电路得到信号后，有指示 灯显示抢答组别，扬声器发出 2~3 秒的音响。 5、设置一个计分电路，每组开始预置 100 分，由主持人记分，答对一次加 10 分，答错一次减 10 分。 1、总体方案设计原理及分析 1.1 、方案原理 按照设计要求， 设计一个 4 组参赛的抢答器， 所以这种抢答器要求有四路不 同组别的抢答输入信号， 并能识别最先抢答的信号， 直观地通过数码显示和蜂鸣 报警等方式提示主持人并显示出组别； 同时该系统还应有复位功能。 主持人按下 系统复位键 （RST），系统进入抢答状态， 计分模块输出初始信号给数码显示模块 并显示出初始值。 当某参赛组抢先将抢答键按下时， 系统将其余三路抢答信号封 锁，同时扬声器发出 2-3 秒的声音提示，组别显示模块送出信号给数码显示模块， 从而显示出该抢答成功组台号， 并一直保持到下一轮主持人将系统清零为止。 主 持人对抢答结果进行确认， 随后，计时模块送出倒计时计数允许信号， 开始回答 问题，计时显示器则从初始值开始以计时， 在规定的时间内根据答题的正误来确 定加分或减分，并通过数码显示模块将成绩显示出来。计时至 0 时，停止计时， 扬声器发出超时报警信号， 以中止未回答完问题。 当主持人给出倒计时停止信号 时，扬声器停止鸣叫。 若参赛者在规定时间内回答完为题， 主持人可给出倒计时 2 计数停止信号， 以免扬声器鸣叫。 主持人按下复位键， 即 RST为高电平有效状态， 清除前一次的抢答组别，又可开始新的一轮的抢答。 此抢答器的设计中采用自顶向下的设计思路，运用 VHDL硬件描述语言对各 个模块进行层次化、 系统化的描述， 并且先设计一个顶层文件， 再把各个模块连 接起来。 1.2 、方案设计框图 主持人控制开关 抢答按钮 预制 控制电路 优先编码 计分电路 报警电路 锁存器 译码电路 译码电路 显示电路 显示电路 主电路 扩展功能电路 图 1 方案系统结构图 1.3 、方案各路功能分析 此方案是由主体电路和扩展电路两部分构成， 整个系统包括这样几个