SoC设计方法超深亚微米工艺下以时延、耦合效应、串扰为.pptx

;;Part 1 Introduction 1．片上系统(SoC)的优点 高性能 低功耗 体积小 重量轻 成本低 ;Part 1 Introduction 2．SOC对EDA技术的挑战 SOC可集成： processors, embedded memories, programmable logic, and various application-specific circuit components designed by multiple teams for multiple projects. 芯片规模呈指数增长 设计复杂性呈指数增长 设计领域中挑战与机会并存 ;Part 1 Introduction3．设计复杂性呈双指数??增长;Part 1 Introduction 4．Productivity Gap Chip Capacity and Designer Productivity ; Part 1 Introduction ５．系统集成芯片的内涵及外延 特性：实现复杂系统功能的超大规模集成电路；采用超深亚微米工艺技术；使用一个或数个嵌入式CPU或数字信号处理器；具有外部对芯片进行编程的功能；主要采用第三方的IP核进行设计。 ; 这样的定义决定了SOC的设计必须采用与现在的集成电路设计十分不同的方法。 首先，一个SOC必须是实现复杂功能的超大规模集成电路，它的规模决定了芯片设计不仅需要设计者具备集成电路的知识，更要具备系统的知识，也要对芯片的应用有透彻的了解。 其次，深亚微米工艺提出的诸多挑战至今尚未的到彻底解决，互连延迟主导系统性能的问题随着工艺技术的不断进步将变得越来越突出。在人们彻底实现面向逻辑的设计方法向面向互连的设计方法的转变之前，这个问题将一直存在并长期困扰整个集成电路设计业。;第三，单个芯片要处理的信息量和信息复杂度要求芯片必须具备强大的数据处理能力，嵌入式CPU或数字信号处理器的使用将是SOC的一个重要标志。 第四，既然采用了嵌入式的CPU、微处理器或数字信号处理器芯片就具备了编程能力。 最后，采用第三方的IP核是SOC设计的必然。高度复杂的系统功能核愈来愈高的产品进入市场的时间要求不允许芯片设计者一切从零开始，必须借鉴和使用已经成熟的设计为自己的产品开发服务。; Part 1 Introduction ６．IP模块的应用;;Part ２ How to …… 1．Ｈeadlines 软/硬件协同设计（Software/Hardware Co-Design） 具有知识产权的内核（Intellectual　Property Core，简称IP 核）及其复用（Reuse） 超深亚微米（Very Deep Sub-Micron，简称VDSM）技术; Part ２ How to …… ２．Step by Step SOC设计方法学正是围绕SOC的上述内容展开的新一轮理论研究。这一理论根植于过去几十年计算机辅助设计、计算机辅助工程和电子设计自动化理论的土壤之中，将借鉴已有的理论并在其基础上创新。 ;Part ２ How to …… SOC设计方法学包含的第一个内容 　 　软硬件协同设计方法：在SOC设计当中，设计者必须面对一个新的挑战，那就是他不仅要面对复杂的逻辑设计，而且要考虑软件，特别是那些可以改变芯片功能的外部应用软件的设计。如何在软件和硬件设计中取得平衡，获得最优的设计结果是我们要认真探讨的课题。;Part ２ How to …… SOC设计方法学包含的第二个内容 　IP核的设计和使用：IP核的使用绝不等同于集成电路设计中的单元库的使用，它所涉及的内容几乎覆盖了集成电路设计中的所有经典课题，包括测试、验证、模拟、低功耗等等。IP核的生成也绝非是简单的设计抽取和整理，它所涉及的设计思路、时序要求、性能要求等均需要重新审视我们已经熟知的设计方法。 ;Part ２ How to …… SOC设计方法学包含的第三个内容 深亚微米集成电路设计：尽管这个课题的提出已经有了相当长的时间，但是研究的思路和方法仍然在面向逻辑的设计思路中徘徊。深亚微米集成电路设计方法的根本性突破显然是SOC设计方法学当中最具挑战性的。 ;SOC设计方法学的研究所影响的不仅仅是集成电路领域，事实上由于集成电路的基础作用，它还