第4章 CAN总线(1)学习资料 参考.pptVIP

CAN BUS CAN 核心 模块 发送 缓冲器 接口 管理 逻辑 接收FIFO 验收 滤波器 主控制器 CAN收发 器 图5.16 SJA1000 控制器结构图 CAN核心模块：根据CAN规范控制CAN帧的发送和接收。收到一个报文时，CAN核心模块将串行位流转换成相应的并行数据，发送一个报文时则相反。 接口管理逻辑：用于连接外部主控制器。外部可以是微型控制器或任何其他器件，SJA1000通过复用的地址/数据总线，与主控制器联系。 发送缓冲器：用于存储一个完整的扩展的或标准的报文。当主控制器初始发送时，接口管理逻辑会使CAN核心模块从发送缓冲器读CAN报文。 验收滤波器：通过这个可编程的滤波器能确定主控制器要接收哪些报文。 接收FIFO：用于存储所有收到的报文，储存报文的多少由工作模式决定，最多能存储32个报文。因为数据超载可能性被大大降低，这使用户能更灵活地指定中断服务和中断优先级。 CAN 控制模块SJA1000功能框图如图5.17所示，由以下部分组成 图5.17 SJA1000 控制器功能框图 （1)?接口管理逻辑（IML）接口管理逻辑解释来自CPU 的命令，控制CAN 寄存器的寻址，向主控制器提供中断信息和状态信息。由8位并行地址/数据总线和片选、读、写、时钟、使能等控制信号线与主控制CPU相连接。 （2)?发送缓冲器（TXB） 发送缓冲器是CPU 和BSP（位流处理器）之间的接口，能够存储发送到CAN网络上的完整信息，缓冲器长13个字节，由CPU 写入、BSP 读出。 （3)接收缓冲器（RXB，RXFIFO） 接收缓冲器是验收滤波器和CPU之间的接口，用来储存从CAN 总线上接收的信息，接收缓冲器（RXB，13个字节）作为接收FIFO（RXFIFO，长64个字节）的一个窗口，可被CPU访问，CPU在此FIFO的支持下可以在处理信息的时候接收其它信息。 （4)?验收滤波器（ACF） 验收滤波器把它其中的数据和接收的识别码的内容相比较，以决定是否接收信息。在纯粹的接收测试中，所有的信息都保存在RXFIFO中。 ???? （5)位流处理器（BSP） 位流处理器是一个在发送缓冲器、RXFIFO 和CAN 总线之间，控制数据流的程序装置，它还在CAN 总线上执行错误检测、仲裁填充和错误处理。 （6)位时序逻辑（BTL） 位时序逻辑监视串口的CAN总线和处理与总线有关的位时序。它在信息开头的总线传输时同步CAN 总线位流（硬同步），接收信息时再次同步下一次传送（软同步）。BTL 还提供了可编程的间段来补偿传播延迟时间、相位转换（例如：由于振荡漂移）和定义采样点和一位时间内的采样次数。 （7)错误管理逻辑（EML） EML负责传送层模块的错误管制。它接收BSP 的出错报告。通知BSP 和IML 进行错误统计。 图5.18 SJA1000 DIP28引脚图 SJA1000 控制器引脚 ?SJA1000 控制器有DIP28（塑质双列直插封装）和SO28（塑质小型外线封装）两种形式，DIP28引脚图如图5.18所示。 80C51 SJA1000 80C51 68×× 68×× SJA1000 SJA1000在Intel 模式和Motorola 模式的连接图 5.4.2 PCA82C250 CAN 收发器 PCA82C250是CAN协议控制器和物理总线的接口。此器件对总线提供差动发送能力，对CAN控制器提供差动接收能力。又称为总线驱动器。 1.硬件结构 PCA82C250器件为DIP8塑料双列直插封装。 符号 管脚 功能描述 TXD 1 发送数据输入 GND 2 地 VCC 3 电源电压 RXD 4 接收数据输出 Vref 5 参考电压输出 CANL 6 低电平CAN电压输入/输出 CANH 7 高电平CAN电压输入/输出 RS 8 斜率电阻输入 表5.1 PCA82C250管脚功能描述 图5.21 PCA82C250管脚图 CAN 控制器 CAN 发送器 CAN 总线 图5.22 CAN 收发器的应用 PCA82C250收发器的典型应用如图图5.22所示。CAN控制器通过串行数据输出线（TX）和串行数据输入线（RX）连接到PCA82C250收发器。 PCA82C250的基本应用 5.4.3 CAN BUS节点设计举例 1.网络拓朴 CAN-bus采用总线网络拓朴结构，在一个网络上至少需要有2个CAN-bus 节点存在。在总线的2个终端，各需要安装1个120?的终端电阻。网络拓朴示意图见图5.23。 终端电阻 CAN-bus 节