基于FPGA的会议发言智能限时器设计-电子信息.docx

PAGE 2 毕业设计（论文） 题 目 基于FPGA的会议发言智能限时器设计 学生毕业设计（论文）原创性声明 本人以信誉声明：所呈交的毕业设计（论文）是在导师的指导下进行的设计（研究）工作及取得的成果，设计（论文）中引用他（她）人的文献、数据、图件、资料均已明确标注出，论文中的结论和结果为本人独立完成，不包含他人成果及为获得重庆工程学院或其它教育机构的学位或证书而使用其材料。与我一同工作的同志对本设计（研究）所做的任何贡献均已在论文中作了明确的说明并表示了谢意。 毕业设计（论文）作者（签字）： 年 月 日 重庆工程学院本科生毕业设计 摘要 I 摘 要 本设计实现了一种基于FPGA的会议限时器，该设计的功能主要是通过将时间显示在数码管上，同时通过指示灯和语音播报的方式提醒使用者注意时间，实现计时准确，叫停规范，自动提醒，超时叫停的特性，控制、缩短会议这类活动的时间，提高会议效率。该设计包括以下6个模块，时间设定模块、数码管显示模块、语音播报模块、电源模块、指示灯显示模块、全局复位模块，其中主控芯片为altera公司的EP2C5T144C8N型号的FPGA器件。本设计的工作原理是设定一个时间进行倒计时，倒计时的同时通过指示灯、语音播报、数码管显示等方式提示使用者活动的进度，让使用者可以更好地控制活动的进程。本设计的优势是时间处理精度高，响应速度快，可靠性高，易于硬件升级及扩展等功能。 关键词：限时器 FPGA 倒计时显示 语音播报 重庆工程学院本科生毕业设计 ABSTRACT II ABSTRACT This design realizes a kind of FPGA-based meeting timer. The function of this design is to display the time on the digital tube and remind the user to pay attention to the time by means of indicator lights and voice broadcasting. It realizes the characteristics of accurate timing, stop specification, automatic reminding and overtime stop, controls and shortens the time of meetings and other activities, and improves the meeting efficiency. The design includes the following six modules: time setting module, digital tube display module, voice broadcast module, power supply module, indicator light display module and global reset module, among which the main control chip is FPGA device of EP2C5T144C8N model of altera Company. The working principle of this design is to set a time to count down. At the same time of counting down, the users activity progress is prompted by means of indicator lights, voice broadcasting, digital tube display, etc., so that the user can better control the ac