尝试五全加器的设计及应用.pdfVIP

实验五 全加器的设计及应用 一、实验目的 （1）进一步加深组和电路的设计方法。 （2）会用真值表设计半加器和全加器电路，验证其逻辑功能。 （3）掌握用数据选择器和译码器设计全加器的方法。 二、预习要求 （1）根据表 5-1 利用与非门设计半加器电路。 （2）根据表 5-2 利用异或门及与非门设计全加器电路。 三、实验器材 （1）实验仪器：数字电路实验箱、万用表； （2）实验器件： 74LS04、74LS08、74LS20、74LS32、74LS86、74LS138、74LS153； 四、实验原理 1.半加器及全加器 电子数字计算机最基本的任务之一就是进行算术运算，在机器中的四则 运算—— 加、减、乘、除都是分解成加法运算进行的，因此加法器便成了计 算机中最基本的运算单元。 （1）半加器 只考虑了两个加数本身，而没有考虑由低位来的进位（或者把低位来的 进位看成 0 ），称为半加，完成半加功能的电路为半加器。框图如图 5-1 所示。 一位半加器的真值表如表 5-1 所示。 表 5-1　半加器真值表 A B C S C 　　 i i i i i 0 0 0 0 0 0 1 0 1 0 1 0 0 1 0 1 1 0 0 0 和数 i 向高位进位 S C 1位半加器 加数 Ai Bi 被加数 图 5-1 半加器框图 由真值表写逻辑表达式 ： S A B A B A B i i i i i i i C A B i i i 画出逻辑图，如图 5-2 所示： （a）逻辑图　　 　　　　　 　　（ b）逻辑符号 图 5-2　半加器 （2 ）全加器 能进行加数、被加数和低位来的进位信号相加，称为全加，完成全加功 能的电路为全加器。根据求和结果给出该位的进位信号。即一位全加器有 3 个输入端： Ai （被加数）、 Bi （加数）、Ci 1 （低位向本位的进位）；2 个输出 端： Si （和数）、 Ci （向高位的进位）。 下面给出了用基本门电路实现全加器的设计过程。 1）列出真值表，如表 5-2 所示。 表 5-2 全加器真值表 A