spi串行外设接口实验1.pptx

  1. 1、本文档共15页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
SPI串行外设接口实验;本讲主要内容;1.SPI介绍;SPI内部结构简易图 SPI 主要特点有: 可以同时发出和接收串行数据; 可以当作主机或 从机工作; 提供频率可编程时钟; 发送结束中断标志; 写冲突保护; 总线竞争保护等。;①4 个外部引脚: SPISOMI:SPI 从输出/主输入引脚。 SPISIMO:SPI 从输入/主输出引脚。 SPISTE:SPI 从发送使能引脚。 SPICLK:SPI 串行时钟引脚。 ②2 种工作方式:主、从工作方式 ③波特率:125 种可编程波特率。 ④数据字长:可编程的 1-16 个数据长度。 ⑤4 种时钟模式(由时钟极性和时钟相位控制);⑥接收和发送可同时操作 ⑦增强特点: --16 级发送/接收 FIFO。 --延时发送控制。;1.3 SPI 内部结构框图;SPI 模块相关寄存器主要有如下部分:;2.SPI配置步骤;// Initialize SPI FIFO registers SpiaRegs.SPIFFTX.all=0xE040;//使能 FIFO,清除发送中断 SpiaRegs.SPIFFRX.all=0x204f;//使能 FIFO 接收 16 级深度 SpiaRegs.SPIFFCT.all=0x0;//清除 FIFO 计数器 SpiaRegs.SPICCR.all =0x000F;//复位 SPI,上升沿发送,下降沿接收,16位数据 SpiaRegs.SPICTL.all =0x0006;// 无相位延时,主模式 SpiaRegs.SPIBRR =0x007F;//确定 SPICLK SpiaRegs.SPICCR.all =0x009F;//自测模式并从复位状态释放 SpiaRegs.SPIPRI.bit.FREE = 1;//自由运行;(3)SPI 发送和接收函数 Uint16 SPIA_SendReciveData(Uint16 dat) { // Transmit data SpiaRegs.SPITXBUF=dat; // Wait until data is received while(SpiaRegs.SPIFFRX.bit.RXFFST !=1); return SpiaRegs.SPIRXBUF; };3.硬件设计;4.软件设计

文档评论(0)

136****1820 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档