数字电路数电课件总复习.pptxVIP

;（？）2＝（？）16＝（？）8421BCD=(?)余三码;逻辑代数及其化简要求掌握内容：;图解化简法的几种化简方法：;例1：;例题3：使用图解法将函数F化简为最简与或式。;例题4：;输入只有原变量没有反变量逻辑函数化简法：;第二章 逻辑门电路;全悬空相当于输入接高电平“1”。;☆根据已知电路写出逻辑表达式。;三态逻辑门;第四节 MOS逻辑门;F1 =; 3．一端消去或加上小圆圈，同时将相应变量取反，其逻辑关系不变。;F1; OC门是在TTL与非门的基础上去掉 R4,T3,D4 把T4管集电极开路 。使用时外接电源及上拉电???。;;组合逻辑电路的特点：;1、组合逻辑的分析;常用组合逻辑电路;一、半加器与全加器; 例1 写出图示电路的逻辑函数表达式，其中以S3、S2、S1、S0作为控制信号，A、B作为数据输入，列表说明输出Y在S3~S0作用下与A、B的关系。;; 例1图示电路为四位超前进位全加器的应用电路，输入为A3A2A1A0，输出为B4B3B2B1B0，试分析电路，列真值表，说明电路实现的逻辑功能。;A3;; ①用两片8选1数据选择器扩展成16选1数据选择器，选取输入变量中的最高位作为两片8选1数据选择器的片选信号，其他三位作为两片8选1数据选择器的共同的地址信号。通常以输入变量的高位A作为片选信号，B、C、D作为地址信号。 ; ②将4选1数据选择器扩展成16选1数据选择器，选输入变量低两位C、D作为片1 - 4的地址信号，高两位A、B作为片5的地址信号。当输入信号AB＝00时，片5输出F为片1输出Y的信号；AB＝01时，片5输出F为片2输出Y的信号；AB＝10时，片5输出F为片3输出Y的信号；AB＝11时，片5输出F为片4输出Y的信号。各片输出Y又通过C、D变量来选择。 ;3;方法2 降维图法。 ;;题型总结：采用中规模集成器件实现组合逻辑函数时，通常使用数据选择器实现单输出函数，使用译码器和逻辑门实现多输出函数；当输出信号与输入信号之间满足某种加减关系时，如8421BCD码和余三码之间的转换，采用全加器实现较为方便。 ; ☆用具有n个地址输入的数据选择器实现m（m n）变量的逻辑函数，可采用两种方法：扩展法和降维图法。 ; 例3试设计一个能实现两个一位二进制数的全加运算和全减运算的组合逻辑电路。要求用以下器件分别构成电路。;M;;;（2）用74LS138及必要的门电路实现;;;1、触发器的组成及特点; 低电平有效，异步作用，只要置位和复位信号中有一个加入，触发器状态即被强制为0或1，此时其它控制信号均无作用，但这两个信号不能同时加入，其约束条件：; ◆对于维持－阻塞触发器：在CP信号的↑到来前一个极短的时间内，外部激励信号已取样进入触发器，当CP↑到来，取样信号逐级传输引起触发器状态转移，与此同时，维持－阻塞逻辑立即起作用，隔离了外部激励信号。即正跳转移; 试按图示输入波形，分别画出维持－阻塞D触发器、负边沿JK触发器Q端的电压波形。假设初态均为1。; 本例给出的输入波形，在CP=1期间J,K信号上均带有干扰。因此，画其Q端波形时，必须认真地判别这些干扰的影响。; 已知电路及信号CP、A的波形如图所示，试画出输出端的波形。设触发器初态为0。;解：; 这一类型触发器的波形画法，首先确定触发器的激励信号。它们的激励信号由给定的输入信号A,B和触发器状态通过门电路组合而成。只要写出触发器的激励信号表达式，然后根据触发器动作特点画出在CP信号作用下的Q端电压波形。; 例3、 图中各TTL触发器电路的初始状态均为0，试画出在CP信号作用下各触发器输出端Q1-Q6的电压波形。;;例4、试写出如图所示各电路中触发器的次态函数;;主从型T触发器的激励函数： ;Q1、Q2、Q3、Q4的电压波形如图所示。; 时序逻辑电路：任一时刻的输出信号不但取决于当时的输入信号，而且还取决于电路原来的状态，与以前的输入有关。; 例4:分析示的时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，说明电路能否自启动。 ;（2）列出电路的特征方程组（次态方程组）;方法2 利用触发器的激励函数求次态。 ;; 例5：试分析图示异步时序电路。要求写出分析构过程，画出状态转换图，说明电路的逻辑功能。;;; 例6：试分析图示由两片74LS90组成的计数器电路，说明是几进制计数器。;当片Ⅱ的Q1为1（即计数到2，Q3Q2Q1Q0＝0010，），片Ⅰ的Q2为1（即计数到4，Q3Q2Q1Q0＝0100）时，门G1输出高电平，使两片