电子技术基础(数字部分 第五版 康华光)华中科大课件第五章第1节（可编辑）.docVIP

5 锁存器和触发器 教学基本要求 1、掌握锁存器、触发器的电路结构和工作原理 2、熟练掌握SR触发器、JK触发器、D触发器及T 触发器的逻辑功能 3、正确理解锁存器、触发器的动态特性概述 1、时序逻辑电路与锁存器、触发器: 时序逻辑电路: 工作特征:时序逻辑电路的工作特点是任意时刻的输出状态不仅 与该当前的输入信号有关,而且与此前电路的状态有关。结构特征:由组合逻辑电路和存储电路组成,电路中存在反馈。 锁存器和触发器是构成时序逻辑电路的基本逻辑单元 。2、锁存器与触发器 共同点: 具有0 和1两个稳定状态,一旦状态被确定,就能自行保持。一个 锁存器或触发器能存储一位二进制码。E 不同点:E锁存器---对脉冲电平敏感的存储 电路,在特定输入脉冲电平作用下CP改变状态。 触发器---对脉冲边沿敏感的存储电 CP路,在时钟脉冲的上升沿或下降沿 的变化瞬间改变状态。5.1双稳态存储单元电路 双稳态存储单元电路G 1 介稳态 1 Q 反馈 稳态 稳态 G 2 0 1 1Q 电路有两个互补的输出端 Q端的状态定义为电路输出 1、电路结构 ??电路具有记忆1位二进制数据的功能。 2、逻辑状态分析 如 Q 1 如 Q 0 G G1 1 V V V O1 V O1 I1 1 I1 1 1 0 0 1 Q Q 1 1 1 Q 0 Q V V I2 I2 V V O2 O2 G G 2 23. 模拟特性分析 O1 I2 I1 O2 O1G 1 稳态点 V V O1 Q1 I1 d 1 Q e c 1 介稳态 Q V I2 点 V b a O2 稳态点 G 2 Q0 I1 0 5.2 锁存器 1. 基本SR锁存器 +V电路的初态与次态 DD G 1 R 或非门 或非门 ≥1 Q G G 1 2 初态:R、S信号作用前Q端的状态. T Q Q T 1 4 n 初态用Q 表示。 T T 3 6 R SG 2 T T 次态:R 、S信号作用后Q端的状态. 2 5 ≥1 Q S n+1次态用Q 表示。1 工作原理 R0、S0 n 无论初态Q 为0或1,锁存器的状态不变G 1 G 1 0 R 0 0 R 0 ≥1 1 1 ≥1 Q Q G 2 G 2 ≥1 ≥1 Q 0 Q S S 1 0 0 n n 若初态 Q 1 若初态 Q 0R0 、S1 n 无论初态Q 为0或1,锁存器的次态为为1态。 信号消失 后新的状态将被记忆下来。G1 0 G 1 0 0 1 1 1 R ≥1 R≥1 Q Q G 2 G 2 ≥1≥1Q 0 Q S S 0 1 1 n 若初态 Q 0 n 若初态 Q 1R1 、 S0 n 无论初态Q 为0或1,锁存器的次态为0态。 信号消失后 新的状态将被记忆下来。G1 G 1 1 1 0 0 0 R 1 R ≥1 ≥1 Q Q G 2 G 2 ≥1≥1Q Q S S 1 1 1 0 0 0 n n 若初态 Q 1 若初态 Q 0S1 、 R1 n n n Q 无论初态Q 为0或1,锁存器的次态 、Q都为0 。 锁存器的输出既不是0态,也不是1态 0G 1 1 0 当S、R 同时回到0时,由于两个与非 1 R ≥1 Q 门的延迟时间无法确定,使得触发器 最终稳定状态也不能确定。 G 2 ≥1Q S 约束条件:SR 0 0 12)逻辑符号与逻辑功能 逻辑功能表 n n ?1 S R Q Q Q S 0 0 0 0 S 不变 0 0 1 1 R 0 1 0 0 R Q 置0 0 1 1 0 S为置1端,R为置0端, 且都是高电平有效 1 0 0 1 置1 1 0 1 1 状态 1 1 0 不确定 不确定 1 1 1 不确定4)工作波形设初态为0) 画工作波形方法: Q S S根据锁存器信号敏感电平,确定状态转换时间 n+1根据锁存器的逻辑功能确定Q 。 R R Q n n1 S R Q Q 0 0 0 0 0 0 0 0 1 0 1 S 0 0 1 1 0 0 1 0 0 0 0 0 1 0 0 R 0 1 1 0 Q 1 0 0 1 Q 1 0 1 1 不变 不变 置1 不变 不变 置1 置0 1 1 0 不确定 1 1 1 不确定4)用与非门构成的基本SR锁存器 、 a.电路图 b.功能表 c.国标逻辑符号 S ≥1 Q Q S Q R S Q S 不变 不变 1 1 1 0 1 0 R R ≥1 Q 0 1 0 1 Q R 0 0 1 不