《数字电子技术基础》杨聪锟 第7章 触发器.pptVIP

【例7.6.3】已知图示触发器逻辑符号和输入波形，设初状态从0开始，画出完整的波形图。 C1 1J 1K CLK J K Q Q S 0 R Rd t CLK t Q t Rd t J t K 【例7.6.3】已知图示触发器逻辑符号和输入波形，设初状态从0开始，画出完整的波形图。 t CLK t D1 t D2 t D t Q +VCC Rd Q Q C1 1D CLK D1 D2 t Rd t CLK t Q C1 1J 1K CLK Q 【例7.6.4】已知触发器的输入激励由输出状态反馈形成，均设初状态从0开始，求对应的输出状态波形。 t CLK C1 1D CLK Q t Q 【例7.6.4】已知触发器的输入激励由输出状态反馈形成，均设初状态从0开始，求对应的输出状态波形。 二. 功能描述 CLK D Qn Qn+1 说 明 0 × × Qn 保持 1 0 0 0 1 0 0 跟随为0 Qn+1=D 1 0 1 1 1 1 跟随为1 Qn+1=D 特征方程 状态图 C1 1D CLK D Q Q 波形图 三. 记忆总结 1. D 触发器的功能 2. 逻辑符号的阅读 3. D 触发器的特征方程 确定CLK 的有效方式，激励 D 是无所谓有效方式的。 跟随触发器 C1 1D CLK D Q Q 7.4.3 同步 JK 触发器 一. 电路组成与逻辑符号 置0置1及翻转触发器 C1 1J 1K CLK J K Q Q 激励端 J ：置1端（置位端），高有效： 激励端 K：置0端（复位端），高有效： 二. 功能描述 特征方程 CLK J K Qn Qn+1 说 明 0 ××× Qn 保持 1 0 0 0 0 0 1 0 1 保持 Qn+1=Qn 0 1 0 0 1 1 0 0 置0 Qn+1=0 1 0 0 1 0 1 1 1 置1 Qn+1=1 1 1 0 1 1 1 1 0 翻转 Qn+1=Qn 状态表 0 0 1 1 1 0 0 1 0 1 00 01 11 10 J K 输入 现态 二. 功能描述 波形图 状态图 三. 记忆总结 1. JK 触发器的功能 2. 激励端名称 3. 逻辑符号的阅读 4. 输入激励信号高有效形式的特征方程 置0置1及翻转触发器 J 为置1端（置位端）；K 为置0端（复位端） 确定CLK、J、K的有效方式 C1 1J 1K CLK J K Q Q 7.4.4 同步 T 触发器 一. 电路组成与逻辑符号 翻转触发器 C1 1T CLK T Q Q 当 T = 1时：等效于 J=K= 1，触发器输出状态翻转。 当 T = 0时：等效于 J=K= 0，触发器输出状态保持。 二. 功能描述 CLK T Qn Qn+1 说 明 0 × × Qn 保持 1 0 0 0 1 0 1 保持 Qn+1=Qn 1 0 1 1 1 0 跟随为1 Qn+1=Qn 特征方程 状态图 C1 1T CLK T Q Q T’ 触发器 在CLK信号有效期间，输出状态无条件地翻转。 必翻触发器 三. 记忆总结 1. T 触发器的功能 2. 逻辑符号的阅读 3. 输入激励信号高有效形式的的特征方程 确定CLK、T 的有效方式。 翻转触发器 C1 1T CLK T Q Q 7.5 主从(脉冲)触发器和边沿触发器 7.5.1 主从触发器的使用特点 一. 同步触发器的缺陷 同步触发器的“空翻现象” 同步触发器工作时，在 CLK 有效期间，如果输入激励信号不稳定，发生多次变化，则触发器的状态也必然会随着发生多次相应变化。 在时钟信号有效期间，输入端的干扰信号仍然可以传到输出端，产生错误。 一. 同步触发器的缺陷 C1 1J 1K CLK J K Q Q 干扰信号 干扰信号 二. 主从触发器的电路结构和逻辑符号 CLK 下降沿工作的主从触发器 CLK 上升沿工作的主从触发器 7.5.2 边沿触发器的使用特点 一. 主从触发器的缺陷 主从触发器的“一次变换现象” 在主触发器 CLK 信号有效期间，如果主触发器根据输入激励发生了一次状态变换后，其状态就会保持不变，即使输入激励再变化，主触发器状态也不再改变。其后，在 CLK 信号出现“有效—无效”的边沿时刻，最终从触发器的状态不再根据触发器功能变换，而是根据主触发器一次变换后的状态做激励，进行变换，从而产生错误。 为了克服这一缺陷，改进电路设计，就形成了边沿触发器，其抗干扰能力最强，输出状态只在时钟信