电子科技大学《EDA技术》20春期末考试.pdfVIP

1. 在 VHDL的 IEEE 标准库中，预定义的标准逻辑位 STD_LOGIC的数据类 型中是用（ ）表示的。 A. 小写字母和数字 B. 大写字母数字 C. 大或小写字母和数字 D.全部 是数字 【参考答案】: B 2. 在 VHDL中，IF 语句中至少应有 1 个条件句，条件句必须由（ ）表 达式构成。 A.BIT B.STD_LOGIC C.