VHDL数字时钟设计.docxVIP

《EDA》课程设计 设计题目：VHDL数字时钟设计 系 部：电子信息与电气工程 年 级：12级 班 级：自动化（1）班 姓 名：王廷弼 学 号：15 VHDL数字时钟设计 1、功能介绍 1） 具有时、分、秒计数显示功能，以24小时循环计时。 2） 时钟计数显示时有LED灯的花样显示。 3） 具有调节小时、分钟及清零的功能。 4） 具有整点报时功能。 2、总体方框图 3、性能指标及功能设计 1） 时钟计数：完成时、分、秒的正确计时并且显示所计的数字；对秒、 分 一一60进制计数，即从0到59循环计数，时钟一一24进制计数，即从 0到23循环计数，并且在数码管上显示数值。 2） 时间设置：手动调节分钟、小时，可以对所设计的时钟任意调时间, 这样使数字钟真正具有使用功能。我们可以通过实验板上的键7和键4 进行任意的调整，因为我们用的时钟信号均是1HZ的，所以每LED灯变 化一次就来一个脉冲，即计数一次。 3）清零功能：reset为复位键，低电平时实现清零功能，高电平时正 常计数。可以根据我们自己任意时间的复位。 蜂鸣器在整点时有报时信号产生，蜂鸣器报警。产生“滴答.滴答” 的报警声音。 LED灯在时钟显示时有花样显示信号产生。即根据进位情况，LED 不停的闪烁，从而产生“花样”信号。 4、 方案选择 根据总体方框图及各部分分配的功能可知，本系统可以由秒计数器、 分钟计数器、小时计数