基于VHDL语言的多功能数字钟设计.docVIP

  • 12
  • 0
  • 约3.02万字
  • 约 50页
  • 2021-09-04 发布于陕西
  • 举报
黄河科技学院毕业设计说明书 第 PAGE 46 页 摘 要 VHDL作为一种硬件描述语言,可用于数字电路与系统的描述、模拟和自动设计与仿真等,是当今电子设计自动化的核心技术。 本文使用VHDL语言设计了一个数字时钟电路,给出了设计该数字系统的流程和方法。本设计

文档评论(0)

1亿VIP精品文档

相关文档