计算机体系重叠、流水和向量处理机讲义.pptxVIP

本资料来源;利用堆栈技术模拟 LRU在不同n条件下页面变化时空图及命中率。 LRU算法的实现方法 堆栈法、比较对法 §4 存贮体系的两个分支 虚拟存贮器的简单工作过程 Cache—主存体系与虚拟存储器相同之处 Cache—主存体系与虚拟存储器不同之处 内部定向原理的有向图和有向简图的绘制 组相联映象的的两个例子 页面替换时空图 主存地址到Cache地址的变换 ; 第五章 重叠、流水和向量处理机§1 重叠方式;; 若一条指令的过程段划分更多时，重叠组合方式更多。 重叠解释并不能加快一条指令的实现，但能加快一段程序的解释。 3. 重叠方式中所需时间表达式及所需时间计算 1）条件：设一条指令分为三个过程段，各过程段分别用t取、t译、t执表示。 执行K条指令，分别采用顺序执行、两条重叠、 三条重叠。 2）分别列出上述三种执行方式所需时间表达式 顺序执行 k*（t取+t译+t执） 两条重叠 t取+ k* t译+(k-1) *( t取,t执)max+ t执 三条重叠 t取+( t译, t取)max+(k-2) *（t取,t译,t执）max+( t执, t译)max+ t执;3) 例子 当k=200，t取=3Δt，t译=4Δt，t执=5Δt，时，分别计算上述三种执行方式的时间。 顺序执行：200×(3+4+5)=2400Δt 两条重叠：3+200×4+(200-1)×5+5=1803Δt 三条重叠：3+4+(200-2)×5+5+5=1007Δt 4 重叠方式需要解决的问题 1）对存储器的频繁访问 ① 有哪些访问：取指令、取操作数、存放执行结果, I/O通道访问. ② 希望存储器为多体结构，以适应多种访问源的需要。 ③ 当存储器为单体结构时，需要将访问源排队，先后顺序为： 取指令、取数据、I/O通道访问、存结果;2）应具有先行控制部件 ① 先行：在重叠操作中，当前一条指令在执行过程中就需要提前取出后面的指令进行相应处理，这种提前取出后继指令进行相应处理，称为先行。 ② 先行控制部件的主要包括 Ⅰ）先行地址站，包括先行指令地址站和先行操作数地址站； Ⅱ）先行指令站，用来存放多条指令； Ⅲ）先行操作数站，用来存放多个操作数； Ⅳ）先行地址形成部件，用来形成先行指令地址 以及先行操作数地址； Ⅴ）先行操作码译码站，用来完成对多条指令的 译码并保留译码输出状态。;2）也应具有后行部件 后行部件：对指令执行后的结果进行处理的器件，称 后行部件。包括：①后行数地址站，提供后行数存放地址。②后行数站，存放运行的结果，并且，这些结果需送存 储器。;;;; 3 解决指令相关 1）尽可能避免指令相关 2）用分支程序代替被修改的指令 4 解决条件转移的全局相关 1）猜测法 ①按成功支路猜测：凡是条件转移指令都将成功支路指令提前取到指令站中，此时将不成功支路指令取到后援寄存器组。 ②按不成功支路猜测：做法与①正好相反。 2）分支预测： 允许CPU对分支以后的指令进行译码，如P6系列 CPU中，取指/译码单元使用一种优化的分支预测算 法，用来在多级分支、过程调用和返回时预测指令 的流向。; 如 计算 A=B﹡C if A＜0 GoTo n 在进行B﹡C之前，可先对SB⊕SC=？进行判断，决定流向。 3）尽可能作成短转移，短循环：使转去的指令都在指令站中。 4）增加指令站容量 （P6体系中称为指令池——重排序缓冲器，是一个按内容寻址的存储器阵列。可存放40个等待执行的微操作，执行单元能够以任意顺序执行重排序缓冲器中的指令。） 5 解决等待结果的数相关 1）推迟法：包括推迟译码分析，推迟执行。 适用范围宽，但不利于速度的提高。;;;2 产生等待的原因 重迭方式未按时间单位来划分过程段，比较粗糙。3 流水线上对各过程段进行时间匹配的办法。 1）将一条指令分为以Δt为单位的多个Δt过程段。如某指令用时5Δt，可分为5个过程段：(均匀流水线）;2）当某过程段用时较长，又不便于细分时，可用多套相同设备来实现时间匹配。如第3个过程段用时2Δt，其余1，2，4用时均为Δt：（非均匀流水线） 4 流水线的分类 1）按各过程段用时是否全等划分 ① 均匀流水线：各过程段用时全等 ② 非均匀流水线：各过程段用时不全等（如上图） Ⅰ）时间