第五章同步时序逻辑电路.pptVIP

5.3.1 建立原始状态图和原始状态表 　　原始状态图和原始状态表是对设计要求的最原始的抽 象。建立正确的原始状态图和状态表是同步时序电路设计 中最关键的一步。　　 一、 确定电路模型 　设计成Mealy型？　Moore型？　　 形成原始状态图时一般应考虑如下几个方面问题： 　二、 设立初始状态  　　时序逻辑电路在输入信号开始作用之前的状态称为初始状态。　　 　　三、 根据需要记忆的信息增加新的状态  　　同步时序电路中状态数目的多少取决于需要记忆和区分的信息量。　　 　　四、 确定各时刻电路的输出  　　在建立原始状态图时，必须确定各时刻的输出值。在Moore型电路中，应指明每种状态下对应的输出；在Mealy型电路中应指明从每一个状态出发，在不同输入作用下的输出 值。 例 某序列检测器有一个输入端x和一个输出端Z。输 入端 x 输入一串随机的二进制代码，当输入序列中出现“011” 时，输出Z产生一个1输出，平时Z输出0 。典型输入、输出序列如下。　输入x:　1　0　1　0　1　1　1　0　0　1　1　0 　　　　输出Z:　0　0　0　0　0　1　0　0　0　0　1　0 　　试作出该序列检测器的原始状态图和原始状态表。 　　解　1. 假定用Mealy型同步时序逻辑电路实现该序列检测器的逻辑功能. 　　设: 　　　状