西安邮电大学课程教案.pdfVIP

西安邮电大学课程教案 课程名称： 集成电路设计课程设计 授课教师： 授课教师所在学院： 电子工程学院 授课班级： 授课学期： 一、基本信息 课程名称 集成电路设计课程设计 课程性质 √必修 ○限选 ○选修 ○素拓 ○跨学科 授课专业班级 学生人数： 所处年级 ○ 一年级 ○ 二年级 ○ 三年级 √ 四年级 总学时 60 理论课时 0 实验课时 60 学分 2 课程教材 -- 上课时间 上课地点 答疑时间 -- 答疑地点 -- 先修课程 Verilog HDL 设计基础 通过本课程设计，可进一步应用和巩固《数字集成电路设 计》、《EDA技术实验》等课程所学知识，使学生对数字集成电路 本课程在授课对 的设计流程有较完整和深入的认识，能够较熟练地应用相关 EDA 象所学专业人才 工具（ DC、PT、NC_Verilog ）进行数字集成电路的设计开发，进 培养中的作用与 一步培养学生集成电路设计、 综合及静态时序分析能力和较好的 地位 学习与实践能力。 巩固《数字集成电路设计》 、《EDA技术实验》等课程所学知 识，要求学生根据指导教师布置的设计题目， 根据集成电路设计 本课程在知识传 流程，使用 EDA工具完成电路的系统结构划分、 Verilog 语言描 授、能力提升、 述、功能仿真、综合、静态时序分析及后仿真等。通过本课程设 素质培养各方面 计，学生可对数字集成电路设计流程有较完整和深入的认识， 可 的教学目标 进一步增强应用相关 EDA工具的能力，为今后从事数字集成电路 设计奠定良好的基础。 经过《数字电路与逻辑设计》 , 《Verilog HDL 数字系统设 计》 , 《数字集成电路设计》 , 《EDA技术实验》等课程的学习， 学生已经对数字集成电路设计的基本流程有了一定了解和掌握。 但如何使学生综合应用所学知识， 完成一个较复杂电路从前端到 后端的设计工作（包括系统结构划分、 Verilog 语言描述、功能 仿真、综合、静态时序分析及后仿真等） 仍然是难点， 需要提高。 学生情况分析 所出题目难度适中， 学生可基于题目完成数字集成电路从前端到 后端的设计工作，从而提高学生数字集成电路设计的实践能力。 部分学生参与过科研活动或学科竞赛，并取得了一定的成