ZIGBEE工作介绍及CC2530芯片介绍.pptxVIP

2012上半学期学年总结 演讲人：邵冲 指导老师：陈侃松 1.CC2530RF板的电路分析与调研。2.类似方案的借鉴与调查。Contents1Cc2530芯片介绍2CC2530应用电路 CC2530电频特性3方案借鉴4CC2530芯片介绍RF/LAYOUT –适应 2.4-GHz IEEE 802.15.4 的 RF 收发器–极高的接收灵敏度和抗干扰性能–可编程的输出功率高达 4.5 dBm–只需极少的外接元件–只需一个晶振，即可满足网状网络系统需要–6-mm × 6-mm 的 QFN40 封装低功耗–主动模式 RX（CPU 空闲）：24 mA–主动模式 TX 在 1dBm（CPU 空闲）：29mA–供电模式 1（4 μs 唤醒）：0.2 mA–供电模式 2（睡眠定时器运行）：1 μA–供电模式 3（外部中断）：0.4 μA–宽电源电压范围（2 V–3.6 V）内核–优良的性能和具有代码预取功能的低功耗 8051 微控制器内核–32-、64-或 128-KB 的系统内可编程闪存–8-KB RAM，具备在各种供电方式下的数据保持能力–支持硬件调试CC2530 I/OCC2530引脚描述 引脚名称 引脚引脚类型描述 AVDD1 28电源（模拟）2-3.6V模拟电源连接，为模拟电路供电 AVDD2 27电源（模拟）2-3.6V模拟电源连接，为模拟电路供电 AVDD3 24电源（模拟）2-3.6V模拟电源连接 AVDD4 29电源（模拟）2-3.6V模拟电源连接 AVDD5 21电源（模拟）2-3.6V模拟电源连接 AVDD6 31电源（模拟）2-3.6V模拟电源连接 DCOUPL 40?电源（数字）1.8数字电源去耦。不使用外部电路供应 DVDD1 39电源（数字）2-3.6V数字电源连接，为引脚供电 DVDD2 10电源（数字）2-3.6V数字电源连接，为引脚供电 GND -接地接地面 GND1，2，3，4未使用引脚连接到GND P2_333数字I/O端口2.3/32.768kHz XOSC P2_432数字I/O端口2.4/32.768kHz XOSC RBIAS 30模拟I/O参考电流的外部精密偏置电阻 RESET_N20数字输入复位，活动到低电平 RF_N26RF I/O在RX 期间向LNA（低噪声放大器）输入正向射频信号；在TX 期间接收来自PA 的输入正向射频信号 RF_P25RF I/O在RX 期间向LNA 输入负向射频信号；在TX 期间接收来自PA 的输入负向射频信号 XOSC_Q122模拟I/O32-MHz晶振引脚1或外部时钟输入 XOSC_Q223模拟I/O32-MHz晶振引脚2P0，P1，P2P0，P1全部P2_0~P2_2数字I/O对应引脚号CC2530 封装CC2530功能框图CC2530 外设电源管理 RESETI/ODMAT1(16位)T2(MAC)T3/T4Sleep TimerADCRandom AESWDTUARTVoltage RegulatorsCC2530芯片内部结构CC2530需要极少的外部连接元件，同时有很多典型电路，其模块大致可以分为三类： 1、 CPU和内存相关模块 2、外设，时钟和电源管理相关模块 3、无线信号收发相关模块CPU和内存 CC2530使用的8051CPU是一个单周期的兼容内核，它有三种不同的访问总线。其中包括中断控制器，内存仲裁器，8KB SRAM，32/64/128/256KB闪存块。中断控制器：其为18 个中断源提供服务，它们中的每个中断都被赋予4 个中断优先级中的某一个。内存仲裁器：位于系统中心，它负责执行仲裁，即决定同时访问系统物理存储器时的顺序，便于系统效率的提高。8 KB SRAM：超低功耗，使数字部分即使掉电也能保存其中内容，是芯片低功耗原因所在。闪存块：用于保存电脑传输进入的程序代码以及常量数据，节约了搜寻时间。CC2530外设两个8位定时器：定时器3，4为8位定时器，有一个可编程变频器，一个计数器通道。MAC定时器：专为MAC或其他协议而设的定时器，可以跟踪已过周期，同时可以记录收发某一的帧精确时间和传输结束时间，以便产生不同的选通命令到无线模块ADC：支持7到12位的分辨率，带宽范围为7-30kHz,在DC与音频转换时，能够使用8个输入通道。AES加密/解密内核：CC2530用128位的AES算法进行加密或解密数据，从而保证了ZigBee网络层和应用层的安全要求。USART0和USART1分别被配置为一个主从或一个UART，其功能是为RX和TX提供双缓冲，以及硬件流控制。调试接口：用于内部电路调试，具有两线串形接口I/O控制器：负责所有的通用的I/O引脚无线设备 CC2530具备一个IEEE802.15.4兼容无线收发器，其中的RF内核控制无线模