集成电路数字钟的设计.docxVIP

成绩 存档资 华东交通大学理工学院 告书 程设计报课 所属课程名称 数字电子技术基础 集成电路数字电子钟的设计 题 目 电信分院分 院 专业班级 12电气（2）班 号 20120210470222 学 学生姓名 范家明 指导教师 杨小翠 月曰1年2015 课程设计（论文）评阅意见 序号 译码 箫 项目译码器 级等译码器 优秀 良好 中等 及格 不及格 1 课程设计态度评价 2 出勤情况评价 3时 计数 箫 任务难度评价 分计 数器 秒 计数 器 4 工作量饱满评价 5 任务难度评价 6 设计中创新性评价 7 论文书写规范化评价 8 综合应用能力评价校 时电路 综合评定等级晶体振 荡 分频器 职称 评阅人 月曰年201. 华东交通大学理工学院课程设计报告 TOC \o 1-5 \h \z \o Current Document .课程设计内容及要求 4 设计目的 4 设计要求 4 \o Current Document .数字钟系统设计 5 原器件清单 5 整机原理图 6 各部分设计原理 6 晶体振荡及分频电路 9 时间计数单元 10 译码与显示电路 14 \o Current Document .数字钟PCB板的焊接 15 数字钟的调试 4. \o Current Document 课程设计的心得及体会 5. 参考文献 6. 页18共页3第 华东交通大学理工学院课程设计报告 1设计内容及要求 设计目的 1、熟悉集成电路的引脚排布。 2、掌握各芯片的逻辑功能及使用方法。 3、 了解数字钟的组成及工作原理。 4、熟悉数字钟的设计与制作。 1.2设计要求 1、 时间计数电路采用24进制，从00开始到23后再回到00; 2、各用2位数码管显示时、分、秒； 3、具有手动校时、校分功能，可以分别对时、分进行单独校时， 使其校正标准时间； 4、由一个数码显示管显示星期； 5、为了保证计时的稳定剂准确， 须由晶体振荡器提供时间基准 信号； 页18共页4第 华东交通大学理工学院课程设计报告 2数字电子钟系统的设计 元件清单 74HC4511 ( 6 片) 74LS90 (6 片) 74LS00 (1 片) (4)共阳七段数码显示器(6片) 74LS74 (1 片) CD4060 (1 片) 74LS32 (1 片) (8)电阻、晶振、电容、导线、锡丝等(若干) 页18共页5第 华东交通大学理工学院课程设计报告 整机原理图 图表1整机原理图 各部分设计原理 数字钟实际上是一个队标准频率（HZ）进行计数的技计数电 路。由于计数的起是时间不可能与标准时间一致， 故需要在电路 上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。 通常使用石英晶体振荡电路构成数字钟。 如下图3所示为数字钟 的一般构成框图它由石英晶体振荡器、分频电路、计数器、译码 显示器和校时电路组成。 页18共页6第 华东交通大学理工学院课程设计报告 数字钟是一个将“时”、“分”、“秒”显示鱼人的视觉器官的 计时装置。它的计时周期为 24小时，显示满刻度为 23时59分 59秒，另外应有校时功能和一些显示星期、报时、停电查看时 间等附加功能。因此，一个基本的数字钟电路主要由译码显示器、 “时”、“分”、“秒”计数器、校时电路、报时电路和振荡器组成。 干点路系统由秒信号发生器、“时”、“分”、“秒”计数器、译码 器及显示器、校时电路、整点报时电路组成。秒信号产生器是整 个系统的时基信号，它直接决定计时系统的精度， 一般用石英晶 体振荡器加分频器来实现。将标准秒信号送入“秒计数器” 、“秒 计数器”采用60进制计数器，每累计60秒发出一个“分脉冲” 信号，该信号将作为“分计数器”的时钟脉冲。 “分计数器”也 采用60进制计数器，每累计60分钟，发出一个“时脉冲”信号， 该信号将被送到“时计数器”。“是计数器”采用24进制计时器， 可实现一天24个小时的累计。 页18共页7第 华东交通大学理工学院课程设计报告 数字钟构成框架图 页18共页8第 华东交通大学理工学院课程设计报告 晶体振荡及分频电路 2.3.1图2中，石英晶体振荡器电路 给数字钟提供一个频率稳定准确的 32768Hz的脉冲信号，可保证 数字钟的定时准确及稳定。晶振出来接 CD406阴频，从3端出 图表2晶体振荡及分频电路 图3中，再把这2HZ的脉冲信号接入74LS74的5端出来即为数 字钟的1HZ脉冲。 页18共页9第 华东交通大学理工学院课程设计报告 频率3 1HZ图表 时间计数单元2.3.2 分计数和秒计数等几个部时间计数单元有计数、 进制计数器，其 输出为两24分。时计数单元一般为进制计数分计数和秒计数单 元为60位8421BCD马；进制10器，其输出也为两位