计算机组成原理第5章习题参考答案.docx

. . 第 5 章习题参考答案 1．请在括号填入适当答案。在 CPU中： (1) 保存当前正在执行的指令的寄存器是（ IR ）； (2) 保存当前正在执行的指令地址的寄存器是（ AR ） (3) 算术逻辑运算结果通常放在（ DR ）和（ 通用寄存器 ）。 2．参见图 5.15 的数据通路。画出存数指令“ STO Rl， (R2) ”的指令周期流程 图，其含义是将寄存器 Rl 的容传送至 (R2) 为地址的主存单元中。标出各微操作 信号序列。 解： STO R1, (R2) 的指令流程图与为操作信号序列如下： 1 / 12 . . STO R1, (R2) (PC) →AR (M) → DR (DR) → IR (R2) →AR (R1) →DR (DR) → M PCO, G, AR i R/W=R DR O , G, IR i R2O , G, AR i R1O , G, DR i R/W=W ~ 3．参见图 5.15 的数据通路，画出取数指令“ LAD (R3) ， R0”的指令周期流程 图，其含义是将 (R3) 为地址主存单元的容取至寄存器 R2中，标出各微操作控制 信号序列。 解： LAD R3, (R0) 的指令流程图与为操作信号序列如下： 2 / 12 . . LAD (R3), R0 (PC) →AR (M) → DR (DR) → IR (R3) →AR (M) → DR (DR) →R0 ~ PCO, G, AR i R/W=R DR O , G, IR i R3O , G, AR i R/W=R DR O , G, R0i 4．假设主脉冲源频率为 产生器的逻辑图。 解： 10MHz，要求产生 5 个等间隔的节拍脉冲，试画出时序 3 / 12 . . 5．如果在一个 CPU周期中要产生 3 个节拍脉冲； Tl ＝200ns，T2=400ns，T3=200ns， 试画出时序产生器逻辑图。 解：取节拍脉冲 Tl 、T2 、T3 的宽度为时钟周期或者是时钟周期的倍数即可。所以 取时钟源提供的时钟周期为 200ns，即，其频率为 5MHz.；由于要输出 3 个节拍 脉冲信号，而 T3 的宽度为 2 个时钟周期，也就是一个节拍电位的时间是 4 个时 钟周期，所以除了 C4 外，还需要 3 个触发器—— Cl 、 C2、 C3 ；并令 T1 C1 C2 ； T1 C2 C3； T3 C1 C3 ，由此可画出逻辑电路图如下： 4 / 12 . . 6．假设某机器有 80 条指令，平均每条指令由 4 条微指令组成，其中有一条取 指微指令是所有指令公用的。 已知微指令长度为 32 位， 请估算控制存储器容量。 解： 80 条指令，平均每条指令由 4 条微指令组成，其中有一条公用微指令，所 以总微指令条数为 80 (4-1)+1=241 条微指令，每条微指令 32 位，所以控存容 量为： 241 32 位 7．某 ALU器件是用模式控制码 M S3 S 2 S 1 C 来控制执行不同的算术运算和逻辑 操作。下表列出各条指令所要求的模式控制码，其中 或 l 任选。 y 为二进制变量，φ为 0 试以指令码 (A， B， Sl， C 的逻辑表达式。 指令码 M H， D， E， F， G)为输入变量，写出控制参数 M， S3， S2， S3 S2 S1 C A, B H, D E F G 0 0 0 0 1 0 1 0 1 0 1 1 1 1 1 1 0 0 1 1 0 1 y y 解： 由表可列如下逻辑方程 M=G 5 / 12 . . S3=H+D+F S2=A+B+D+H+E+F+G S1=A+B+F+G C=H+D+Ey+Fy 8． 某机有 8 条微指令 I 1 — I 8， 每条微指令所包含的微命令控