基于Quartus六十进制计数器的设计说明.docxVIP

EDA技术实践课程设计 鶴 程 EDA牧*实厳礫程筱针 貝 氏十进制针就器 配 系 电花信息工程修院电％系 考姓班級 修望博名 営望禽号 指导教师 2014 年 7 月 25 H EDA技术实践课程设计任务书 课程 EDA技术实践课程设计 题目 六十进制计数器 专业 学号 主要容： 利用QuartusII设计一个六十进制计数器。该电路是采用整体置数法接成的六十进 制计数器。首先需要两片74160接成一百进制的计数器，然后将电路的59状态译码产 生厶〃 =0信号，同时加到两片74160上，在下一个计数脉冲（第60个计数脉冲）到达 时，将0000同时置入两片74160中，从而得到六十进制计数器。主要要求如下： （1） 每隔1个周期脉冲，计数器增1; （2） 当计数器递增到59时，进位端波形发生跳变，说明计数器产生进位信号，之 后计数器会自动返回到00并重新计数； （3） 本设计主要设备是两片74160同步十进制计数器，时钟信号通过建立波形文 件得以提供。 主要参考资料： 朱正伟.EDA技术及应用[M].第2版.：清华大学，2013. 国洪.EDA技术与实验[M].:机械工业,2009. 忠平，高金定，髙见芳.基于QuartusII的FPGA/CPLD设计与实践[M].:电子工业， 2010. 颂华.数字电子技术基础[M].第2版.：电子科技大学，2009. 阎石.数字