第2章FPGACPLD结构原理.pptxVIP

EDA技术实用教程第2章 FPGA/CPLD结构原理 2.1 概 述 2.1 概 述 2.1.1 PLD的发展历程 2.1.2 PLD分类 2.2 简单PLD结构原理 2.2.1 逻辑元件符号表示 2.2 简单PLD结构原理 2.2.1 逻辑元件符号表示 2.2 简单PLD结构原理 2.2.2 PROM结构原理 2.2 简单PLD结构原理 2.2.2 PROM结构原理 2.2 简单PLD结构原理 2.2.2 PROM结构原理 2.2 简单PLD结构原理 2.2.2 PROM结构原理 2.2 简单PLD结构原理 2.2.3 PLA结构原理 2.2 简单PLD结构原理 2.2.3 PLA结构原理 2.2 简单PLD结构原理 2.2.4 PAL结构原理 2.2 简单PLD结构原理 2.2.4 PAL结构原理 2.2.5 GAL结构原理 2.2 简单PLD结构原理 2.2.5 GAL结构原理 （1）寄存器模式 2.2 简单PLD结构原理 （2）复合模式 1、组合输出双向口结构 2.2 简单PLD结构原理 （2）复合模式 2、组合输出结构 2.2 简单PLD结构原理 （3）简单模式 1、反馈输入结构 2.2 简单PLD结构原理 （3）简单模式 2、输出反馈结构 2.2 简单PLD结构原理 （3）简单模式 3、输出结构 2.3 CPLD的结构及其工作原理 2.3 CPLD的结构及其工作原理 1. 逻辑阵列块LAB2.3 CPLD的结构及其工作原理 2. 宏单元 三种时钟输入模式 （1）全局时钟信号。（2）全局时钟信号由高电平有效的时钟信号使能。（3）用乘积项实现一个阵列时钟。 2.3 CPLD的结构及其工作原理 3. 扩展乘积项2.3 CPLD的结构及其工作原理 4. 可编程连线阵列PIA2.3 CPLD的结构及其工作原理 5. I/O控制块 2.4 FPGA的结构及其工作原理 2.4.1 查找表逻辑结构 2.4 FPGA的结构及其工作原理 2.4.1 查找表逻辑结构 2.4.2 Cyclone III系列器件的结构与原理 2.4.2 Cyclone III系列器件的结构与原理 2.4.2 Cyclone III系列器件的结构与原理 2.4.2 Cyclone III系列器件的结构与原理 2.4.2 Cyclone III系列器件的结构与原理 2.4 FPGA的结构及其工作原理 2.4.2 Cyclone III系列器件的结构与原理 2.4 FPGA的结构及其工作原理 2.4.2 Cyclone III系列器件的结构与原理 2.4 FPGA的结构及其工作原理 2.4.2 Cyclone III系列器件的结构与原理 2.4 FPGA的结构及其工作原理 2.4.2 Cyclone III系列器件的结构与原理 2.5 硬件测试 2.5.1 内部逻辑测试 2.5.2 JTAG边界扫描测试 2.5 硬件测试 2.5.2 JTAG边界扫描测试 2.5 硬件测试 2.5.2 JTAG边界扫描测试 2.5 硬件测试 2.5.2 JTAG边界扫描测试 2.5 硬件测试 2.5.2 JTAG边界扫描测试 2.5 硬件测试 2.5.2 JTAG边界扫描测试 2.5.3 嵌入式逻辑分析仪 2.6 PLD产品概述 2.6.1 Lattice公司的PLD器件 1. ispLSI系列器件 2. MACHXO系列 3. MACH4000系列 4. LatticeSC FPGA系列 5. LatticeECP3 FPGA系列 2.6 PLD产品概述 2.6.2 Xilinx公司的PLD器件 1. Virtex-6系列FPGA 2. Spartan-6器件系列 3. XC9500/XC9500XL系列CPLD 4. Xilinx Spartan-3A系列器件 5. Xilinx的IP核 2.6 PLD产品概述 2.6.3 Altera公司的PLD器件 1. Stratix 4/6 系列FPGA 2. Cyclone 4系列FPGA 3. Cyclone系列FPGA（低成本FPGA） 4. Cyclone II系列FPGA 5. Cyclone III系列FPGA 6. MAX系列CPLD 7. MAX II系列器件 8. Altera宏功能块及IP核 2.6 PLD产品概述 2.6.4 Actel公司的PLD器件 2.6.5 Altera的FPGA配置方式2.7 CPLD/FPGA的编程与配置 （1）基于电可擦除存储单元的EEPROM或Flash技术。（2）基于SRAM查找表的编程单元。（3）基于一次性可编程反熔丝编