多功能数字钟设计[文献综述].docxVIP

文献综述 电子信息工程多功能数字钟设计 摘要：数字钟是一种用数字电路技术实现时、分、秒计时的钟表，与机械钟相比具有 更高的准确性和直观性，具有更长的使用寿命，无需人的经常调整等优点。它广泛用于 电子表、车站、码头、广场等处。本文分析了常用的数字钟的结构，综述了利用分立元件、 单片机、FPGA等器件实现多功能数字钟的方案和优缺点。 关键词：数字钟；分立元件；FPGA：单片机 1?引言 钟表的数字化给人们生产生活带来了极大的方便，而且大大地扩展了钟表原先的 报时功能。然后数字钟与机械式时钟相比具有更髙的准确性和直观性，且无机械装置， 具有更长的使用寿命，已得到广泛的使用。 可用中小规模集成电路组成电子钟，也可以利用专用的电子钟芯片配以显示电路 及英所需要的外围电路组成电子钟，还可以利用单片机、FPGA器件来实现电子钟等。 这些方法都各有苴特点，下而我们分别进行分析。 2.数字钟的构成 2. 1基于分立元件的数字钟设计 基于分立元件的数字钟由秒信号发生电路、时分秒讣数器电路、译码显示电路、校时电 路构成。 秒信号发生电路是数字钟的关键电路，它直接影响到数字钟的走时准确⑴。根拯计时的 精度确定石英晶振的频率，一般采用32768HZ的石英晶体振荡器通过15次的分频（15级二分 频，因2^32768）来获得秒脉冲的信号，作为计时的基本单位叫时分秒计数器电路用来完 成60秒60分及24小时的计数工作，且秒计数器的进位脉冲可以作为分计数器的输入脉冲，同 理分计数器的进位脉冲可以作为小时计数器的输入脉冲，24小时的输入脉冲可以作为一天 的进位脉冲⑸。由计数器得到的4位二进制码的必须通过译码显示电路后转为人们习惯的数 字显示皿,如12： 54： 30的二进制码为0010010： OOllOOOOo译码之后再驱动7 段数码管显示时、分、秒，如下图1为由分立元件完成的数字钟的原理框图国。 PAGE PAGE # 图1由分立元件完成的数字钟的原理框图 2. 2基于单片机的数字钟设计 基于单片机的多功能数字钟由单片机、时钟电路、液晶显示电路、温度检测电路、湿度 检测电路、蜂鸣器及按键电路构成，如下图2为由单片机完成的数字钟的原理框图巴 图2基于单片机的数字钟原理框图 选择ATC89C52单片机作为主芯片，选取时钟电路中将用到DS12C887时钟芯片，温度检 测电路用的是温度传感器DS18B20,湿度检测电路用到的是HS1101湿度传感器，将HS1101置 于TLC555振荡电路中，将电容值的变化砖换成电压频率信号，可以直接被微处理器采集 设计蜂鸣器用于闹钟功能，当设左的闹钟时间到，蜂鸣器发岀滴滴滴的报警声工。而单片机 可以实现数字钟的一系列功能，而且成本低，较容易入手。 2. 3基于FPGA的数字钟设计 基于FPGA的电子钟是由讣时电路、校时电路、译码和显示电路、电子钟具体电路构成。 计时电路：用中规模集成电路74160实现60进制il?数。依il?时习惯，只需将秒讣数器进位 接至分计数器的使能端，同时分进位至小时计数器的使能端。校时电路：当由于某种原因电 子钟走时不准时，可以校对时、分、秒⑼。系统采用双键校时法进行设计，为选择并校对时、 分或秒，需设计一译码电路分别产生校时、分、秒的使能信号，为完成时、分、秒计数值的 修改，需采用数据选择器来选择讣数使能信号和计数时钟删。译码和显示电路：时钟运行后， PAGE PAGE # 按要求将当前时间在LED上显示出来，由于系统最后下载到FPGA开发平台进行功能测试， FPGA开发平台已经提供了 LED及译码器4511,故此处只需提供时间对应的BCD码即可。如 下图3为基于FPGA的数字钟功能模块原理框图 校时模块分计时小时 计时 校时模块 分计时 小时 计时 秒计时 显示模块 图3基于FPGA的数字钟功能模块原理框图 2. 4基于CPLD的数字钟设计 基于CPLD多功能数字钟主要有八大模块电路组成:分频电路，消抖电路，键盘编码电路, 计时电路，扫描电路，寄存器，八选一电路，LED编码电路。分频电路：电路系统一共使用 了三种工作频率一是扫描电路的频率，二是消抖电路的频率，三是计时频率。动态显示时， 每个LED的工作频率在24HZ之上，消抖电路的工作频率大概在125HZ左右立。il?时频率为标准 IHZc消抖电路其实就是消除抖动或者消除弹跳的电路。消抖电路本身已不能再优化。但是 在系统设计时，因为只采用一个数字键，所以消抖电路只调用两次:一是数字键Kd调用，二 是数字设置键Kset调用。计时电路是主电路的核心部分，该电路实现000000到235959计数, 在1HZ的计时脉冲下，确保24小时准确计时。计时电路可以用二个60进制计数器和一个24进 制计数级进行级联，实