2021数字电路与逻辑设计试题（A卷）.docxVIP

2021数字电路与逻辑设计试题（A卷） 华南农业大学期末考试试卷（A卷） 2021学年第一学期 考试科目： 数字电路与逻辑设计 _ 考试类型：（闭卷） 考试时间： 120__ 学号 姓名 年级专业____________ 题号 得分 评阅人 一 二 三 四 五 总分 一．填空题（每空2分，共20分） 1． 八进制数15.5对应的二进制数为 ，十进制数为 。 2． T型触发器的特征方程为 。 3． 需要用 片256×4的RAM组成一个1024×8的RAM。 4． 时序逻辑电路的特征元件是 。 5． 若3位同步二进制加法计数器正常工作时，由000状态开始计数，则经过17个输入计数脉冲 后，计数器的状态应该是 。 6． 三变量输入的逻辑函数有 个最小项。 7． 设计一个二十五进制计数器至少要 个触发器。 8． 输出端仅与状态有关，而与输入无关的时序电路为 电路。 9． 用四路数据选择器实现函数F?A?B?C?A?B?C?A?B?C?A?B?C，当用AB 作选择变量时，D3= 。 二．单择题（每小题2分，共20分） 1． F?A?B?A?C的对偶式F?是（ ）。 （A）F??（C）F?????A?B?A?C （B）F??A?B?A?C ??A?B???A?C? （D）F???A?B??A?C? n2． JK触发器在同步工作时，若现态Q?0，要求到达次态Qn?1?1，则应使JK=（ ）。 （A）00 （B）01 （C）1× （D）×1 3． 在下列逻辑部件中，不属于组合逻辑电路部件的是（）。 （A）译码器 （B）编码器 （C）全加器 （D）寄存器 4． 要使得3-8线译码器（74LS138）能正常工作，使能端SA,SB,SC的电平是（ ）。 第 1 页 共 3 页 （A）100 （B）111 （C）011 （D）001 5． 若要设计一个脉冲序列为1101001110的序列脉冲发生器，应选用 个触发器。 （A）2 （B）3 （C）4 （D）10 6． 与表达式F（A）F（C）F?AB?AB?BC，描述的电路功能不相同的表达式是（ ）。 ??A?B??B?C? （B）F?A?B?BC ??A?B??B?C? （D）F?AB?BAC 7． 下面哪种描述是PROM的描述（ ）。 （A）与矩阵可编程，或矩阵固定 （B）与矩阵固定，或矩阵可编程 （C）与矩阵，或矩阵皆固定 （D）与矩阵，或矩阵皆可编程 8． 对正逻辑而言，某电路是与非门，则对负逻辑而言是（ ）。 （A）与非门 （B）与门 （C）或非门 （D）或门 9． 一个具有n位地址输入，m位数据输出的ROM，其存储容量为（ ）。 （A）n?m （B）2n?m （C）2n?n （D）2m 10． “5421”BCD码5421可表示为十进制数（ ）。 （A）（86）10 （B）（56）10 （C）（106）10 （D）（9）10 三．化简题（每小题6分，共18分） 1.用卡诺图化简求出逻辑函数F?A,B,C,D?2.将下列代数式F?A,B,C,D?式。 3.化简如下所示原始状态表。 S X ?AB?BD?CD?AD的最简与-或表达式。 ?ABCD?ABC?CD化成标准与-或表达式和标准或-与表达 0 B/0 C/0 C/0 E/0 C/0 1 A/1