组合逻辑电路设计之全加器半加器.pdfVIP

班级 姓名 学号 实验二 组合电路设计 一、实验目的 （1） 验证组合逻辑电路的功能 （2 ） 掌握组合逻辑电路的分析方法 （3 ） 掌握用 SSI 小规模集成器件设计组合逻辑电路的方法 （4 ） 了解组合逻辑电路集中竞争冒险的分析和消除方法 二、实验设备 数字电路实验箱，数字万用表， 74LS00 ，74LS86 三、实验原理 1．组合逻辑概念 通常逻辑电路可分为组合逻辑电路和时序逻辑电路两大类。组合逻辑电路又称组合电路， 组合电路的输出只决定于当时的外部输入情况， 与电路的过去状态无关。 因此， 组合电路的 特点是无“记忆性” 。在组成上组合电路的特点是由各种门电路连接而成，而且连接中没有 反馈线存在。所以各种功能的门电路就是简单的组合逻辑电路。 组合电路的输入信号和输出信号往往不只一个，其功能描述方法通常有函数表达式、真 值表，卡诺图和逻辑图等几种。 实验中用到的 74LS00 和 74LS86 的引脚图如图所示。 00 四2输入与非门 Vcc 4B 4A 4Y 3B 3A 3Y 14 13 12 11 10 9 8 1 2 3 4 5 6 7 1A 1B 1Y 2A 2B 2Y GND 2. 组合电路的分析方法。 组合逻辑电路分析的任务是：对给定的电路求其逻辑功能，即求出该电路的输出与输入之 间的关系， 通常是用逻辑式或真值表来描述， 有时也加上必须的文字说明。 分析一般分为一 下几个步骤： （1） 由逻辑图写出输出端的逻辑表达式，简历输入和输出之间的关系。 （2 ） 列出真值表。 （3 ） 根据对真值表的分析，确定电路功能。 3. 组合逻辑电路的设计方法。 组合逻辑电路设计的任务是：由给定的功能要求，设计出相应的逻辑电路。 一 般 设 计 的 逻 辑 电 路 的 过 程 如 图 ： 实际问题 真值表 卡诺图化简 最 简 逻辑 表 逻 辑 电 路 逻辑代数化简 （1） 通过对给定问题的分心，获得真值表。在分析中要特别注意实际问题如何抽象为几 个输入变量和几个输出变量直接的逻辑关系问题，其输出变量之间是否存在约束关 系，从而过得真值表或简化真值表。 （2 ） 通过卡诺图化简或逻辑代数化简得出最简与或表达式，必要时进行逻辑式的变更， 最后画出逻辑图。 （3 ） 根据最简逻辑表达式得到逻辑电路图。 四．实验内容。 1. 分析，测试半加器的逻辑功能。 （1）用 74LS00 组成半加器电路如图所示。写出逻辑表达式，验证逻辑关系。 （2 ）用异或门 74LS86 和 74LS00 组成半加器， 自己画出电路， 将测试结果填入自拟表格中， 验证逻辑关系。 其真值表为： M A B S CO 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0