《电工电子技术》教学课件—第11章触发器及时序逻辑电路.pptVIP

* * * * 触发器及时序逻辑电路 第 11 章 11.1 触发器 11.2 寄存器 11.3 计数器 11.1.1 基本RS触发器 11.1.2 同步RS触发器 11.1.3 JK触发器 11.1.4 D触发器 11.1.5 触发器的应用举例 11.1 触发器 11.1.1 基本RS 触发器 S R Q 图形符号 基本RS 触发器由两个与非门交叉耦合而成，如下图： 这种触发器有两个稳定状态： (2) , 称为复位状态(0态); (1) , 称为置位状态(1态); 它有两个输出端Q 和 ，二者的逻辑状态应相反。 Q GA 逻辑图 GB 当 端加负脉冲时，不论触发器的初始状态是1态，还是0态，均有 即将触发器置0或保持0态， 称为直接置0端。 Q GA 逻辑图 GB 输出与输入的逻辑关系： 所谓 ，即将 端保持高电位； ，即 在端加一负脉冲 当 端加负脉冲时，不论触发器的初始状态是1态，还是0态，均有 ，即将触发器置1或保持1态。 称为直接置1 端。 即将触发器保持原状态不变。 这种输入状态下，当负脉冲除去后，将由各种偶然因素决定触发器的最终状态，因而禁止出现。 Q GA 逻辑图 GB 这种情况， 注： 时， 和 均为高电平。 0 态 信号同时撤消： 状态不定(随机) 1 态 先撤消： 先撤消： 由以上分析可知：基本RS 触发器有两个状态，他可以直接置位或复位，并具有存储和记忆功。基本RS 触发器的逻辑状态表如下： Q 1 0 0 1 0 1 1 0 1 1 不变 不变 0 0 不定 不定 Q Q 信号同时撤消,出现不确定状态 信号不同时撤消，状态确定 Q Q 练 习 11.1.2 同步RS 触发器 GC GD Q GA GB R S CP 逻辑电路 S R Q 图形符号 S 1S R 1R C1 CP 可控RS 触发器的逻辑图和图形符号如下： 与基本RS 触发器区别为：增加了由非门GC和GD组成的导引电路;R 和S 是置 0 和置 1 信号输入端，还有时钟脉冲CP 输入端。 时钟脉冲CP是一种控制命令，通过导引电路实现对输入端R 和S 的控制，故称为可控RS 触发器 当时钟脉冲CP来到之前，即当CP= 0时，不论R 和S 端的电平如何变化，GC门和GD门的输出均为1，基本触发器保持原状态不变。 GC GD Q GA GB R S CP 逻辑电路 即CP= 1时，触发器才按R 、S 端的输入状态来决定其输出状态。 和 是直接置 0 和直接置 1 端 ，即不受时钟脉冲的控制，可以对基本触发器置0或置1，一般用于置初态，在工作过程中它们处于1 态（高电平）。 现态 ：指触发器输入信号变化前的状态。 Q n 次态 ：指触发器输入信号变化后的状态； Q n+1 只有当时钟脉冲来到后， 0 1 0 0 1 1 说 明 Q n+1 R S 保 持 置 1 置 0 不 定 0 1 0 1 0 1 0 1 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 Q n 触发器次态与输入信号和电路原状态（现态）之间的关系如下表： 利用可控 RS 触发器可构成计数器，其连接图如下： S R Q 1S 1R C1 1 1 存在问题：产生“空翻”现象 为避免“空翻”，计数器一般采用主从型触发器和 维持阻塞型触发器构成。 11.1.3 JK 触发器 S R Q J 1S K 1R C1 S R Q 1S 1R C1 1 1 1 S R Q J 1J K 1K C1 CP 它由两个可控RS 触发器串联组成，两者分别为主触发器和从触发器。 主从型 JK 触发器的逻辑图和图形符号如下： 主触发器的输出端Q 与从触发器的S 端相连， 端与从触发器的R 端相连。 非门的作用是使两个触发器的时钟脉冲信号反相。 主从触发器的特性见真值表： Q n+1 0 0 Q n 0 1 0 1 0 1 1 1 Q