FPGA技术介绍及展望.pptVIP

FPGA技术介绍及展望;FPGA技术简介;可编程逻辑器件的发展历史;FPGA／CPLD 概述;FPGA结构;CPLD结构;FPGA／CPLD 的应用;PLD及IC开发----EDA工具;集成的PLD/FPGA开发环境;综合类EDA软件;仿真类软件;常用的FPGA开发语言硬件描述语言; VHDL: 1995年以前唯一制订为标准的硬件描述语言，不具有晶体管开关级的描述能力和模拟设计的描述能力。目前的看法是，对于特大型的系统级数字电路设计，VHDL是较为合适的。 Verilog HDL: 是在1983年，提出了用于快速门级仿真的XL算法。随着Verilog-XL算法的成功，Verilog HDL语言得到迅速发展。基于Verilog HDL的优越性，Verilog有了模拟设计描述的能力。 Superlog一种新的系统级硬件描述语言，提供更多级别的硬件综合抽象级，为各种系统级的EDA软件工具所利用。 Superlog是一种具有良好前景的系统级硬件描述语言。 SystemC 系统级设计语言，能同时实现较高层次的软件和硬件描述的系统级设计语言，满足SoC的设计要求。;FPGA的发展前景;FPGA的发展前景;FPGA的发展前景;FPGA的发展前景;FPGA的发展前景; FPGA带来的另一个应用就是可重构系统（Reconfigurable System），目前这项技术还主要应用在军事和航天领域。目前所使用的嵌入式计算项目描述为“静态”的，它依赖基于固定架构的、已将现有软件性能发挥到极至的硬件驱动型“点方案(point solutions)”。 “静态方式缺乏满足动态任务要求的多样性，其所导致的性能下降或差强人意的匹配处理性能结果将损害我们的战斗力。” 可重构处理器或可重构计算架构是解决这个挑战的关键。 　;FPGA的发展前景;SoC 的设计基础是IP（Intellectual Property）复用技术。;SoC 的设计基础;SoC 的设计基础;SoC 的设计基础;SoC 的设计基础;数字信号处理的FPGA实现;FIR数字滤波器的FPGA实现; L阶或者长度为L的常系数FIR滤波器输出对应于输入时间序列x[n]的关系由一种有限卷积数量形式给出：;直接形结构框图：每一个乘法器的操作数为一个FIR系数，也称为”抽头权重”。L阶需要L个乘法器和L-1个加法器。;倒置结构框图：电路同样需要L个乘法器，L-1个加法器，但不需要给输入提供移位寄存器。;FIR的FPGA实现电路;并行分布式DA算法：电路对应输入抽头信号的第???个具体位B查找所有系数的乘积和，然后再利用加法树将结果相加。电路需要一个多个查找表和累加器。所需资源多，但运算速度较快。;高阶分布式DA算法：将输入信号分组，每组按具体位B查找乘积和，最后将结果相加。; FIR滤波器中的乘法器可以采用各种乘法电路，传统的移位相加，查找表查找乘法结果，BOOTH乘法器结构，或者将乘法系数变换为CSD码简化乘法运算等。; 动态系数的FIR滤波器、自适应滤波器，有符号数，浮点数等的FIR运算，神经网络，插值与抽取快行FIR滤波器、CIC滤波器等FIR滤波器结构。