USB接口内部结构_IC要点.pdfVIP

一、 USB 接口电路 1、USB1.1 协议对 IO 口直流特性的要求： 2、Virtex-5 IO ： 1）LVTTL 直流特性 2）LVCMOS、LVDCI 和 LVDCI_DV2 直流特性： 4、USB1T11 芯片： 通过查找资料在 FPGA 中用 LVCMOS 类型的 IO 口进行 USB 接口电路的代替。 二、 TSMC IO Library 中 IO 口的分析： TSMC IO 库中有许多 IO 口类型，选择符合接口电路对 IO 进行版图提取并分析仿真其性能 是否符合要求。 主要是分析一下 IO library 中的 PRB24SDGZ IO 口电路， PRB24SDGZ 的结构图如下： PRB24SDGZ 采用 schmitt 输入和三态输出结构，并且具有耐高压性能。 根据其所提供的版图提取出其电路原理图： 1 输入电路： 由上原理图左半部分可知，输入采用施密特输入结构，施密特输入结构可以提高噪声容 限， PAD 输入经过施密特后接 3 个非门结构，该结构的目的主要是讲 PAD 点的 3.3v 电平转 化成芯片内部的供电电压 1.8v，同时也起到提高驱动能力的作用。为了能够耐高压，该 IO 口电路采用了一种 floating N-well 结构： 上图中下半部分是输出驱动管，上半部分是 Floating N-well 结构，其工作原理是：当 PAD 点输入电压超过 3.3+Vth 时， M191 和 M192 管子会反向导通，而 M193 管子截止，此时节 点 F_Nwell 就会跟随 PAD 点的电压变化，与此同时， M194 管子也会导通，是 A 节点的电 压与 PAD 点的一样，保证了输出驱动管子 M188 的截止；但 PAD 电压小于 3.3v ，N-well 又 偏置在 3.3v ，所以该结构具有耐高压的作用。 2 输出电路： 由于芯片内部的 core voltage 是 1.8v 输出的电平是 3.3v ，故 IO 电路采用了一种差动级联逻 辑（ DCVSL ）设计的结构作为电平转换，其结构如下： 具体的工作原理是：两个输入为两个相反的输入电平，当 IN=1 时， OUT_n 被拉低，使得 M48 管子导通，把 Vout 拉高，同时， M88 和 M49 两个管子都是截止的，这样两个输入端就 会达到 0 V （低电平）和 3.3 V （高电平）。 输出三态控制： 输出三态控制 OEN 经过一个非门然后分别与 I 进行与非和或非，最后驱动输出管子达到三 态输出的功能，原理图的最后一部分是 ESD 保护，采用反偏的二极管和栅接地的 MOS 管 进行 ESD 保护。 上面是对 IO 电路各个模块的分析，下面给出其功能仿真： 上图中的 4 个波形分别是： I 、C、PAD 、OEN 。 由图中可以看出当 OEN 有效时 （OEN=0 ）， PAD 点的波形随 I 的变化而变化，此时 C 的信 号也与 PAD 一样；而当 OEN 无效时（ OEN=1 ）， PAD 点得波形不再随 I 的变化而变化， 表现出高阻的状态。 从仿真结果与 PRB24SDGZ datasheet 的真值表对比可知所提取的原理图的功能是正确的。 3 POC 电路： POC 是用来防止 IO 输出不定态 （当VD33 上电而 VDD 还未上电时， IO 可能输出不定态， 这时 POC 为高电平，则可以使 IO 输出高阻）。 POC 的工作原理是：当 VDD 未上电时， POC 输出高电平信号，控制 IO 口电路，使其输出 保持高阻状态避免不定态的出现。 其仿真结果如下： 红色 3