时序逻辑电路实验报告.docx

时序逻辑电路实验报告 一、 实验目的 1、 掌握时序逻辑电路的设计过程。 2、 了解时序电路器件的构成，用触发器设计一些简单的 时序电路。 二、 实验原理 如果电路任一时刻的输出不仅取决于当时的输入信号， 还取决于电路原来的状态，或者说还与以前的输入信号有关, 具备这种逻辑功能特点的电路我们称之为时序逻辑电路。 根据时序电路的时钟信号是否相同，即触发器是否同时 翻转，又可以把时序电路分为异步时序电路和同步时序电路。 分析一个时序电路，就是要找出给定时序电路的逻辑功 能。步骤如下： 1、 从给定逻辑图得出每个触发器的驱动方程； 2、 由驱动方程得到触发器的状态方程，从而得到时序电 路的状态方程组； 3、 根据逻辑图写出时序电路的输出方程。 4、 根据得到的方程式画出逻辑图。 5、 检查电路是否能够自启动，进行逻辑修改，实现自启 动。 而异步时序电路和同步时序电路的分析方法又不尽相 同，在异步时序电路中，状态发生转换时，并不是所有触发 器都翻转，只有有时钟信号的才计算触发器次态，没有时钟 信号的触发器保持状态不变。 如果想使电路的逻辑功能一目了然，可以用状态转换真 值表、状态转换图和时序图等三种方法来表示，他们之间可 以相互转换。 为一个四位扭环计数器和其工作波形，并且该计数器可 以自行启动。 其工作状态为 0000-0001 -0011 -0111 -1111 -1110 -1100 -1000,然后再回到0000重新开始计数。 三、实验器件 74175是四D型触发器，有公共的清零端和公共时钟信 号，包含四组相同的D触发器，上升沿触发，清零端低电平 有效。 R VCC Ql Q4- qT or DI D+ DZ D? Q2- or Q2 Q? GND CP 2 6 2 3 16 15 13 12 ii 10 74.175 1R1VCC7■D1 1 R1 VCC 7 ■ D1 庖 3 CP1 D2 4 S1 CP2 Q1 6 Q1 Q2 GND Q2 11 13 11 10 9 8 7474 CP1 KI S1 Ql 3 R1 Qi 4 J1 GND VCC K2 6 CP2 Q2 S2 8 R2 J2 747€ 16 15 14 13 12 11 10 9 四、实验内容 1、用D触发器7474设计一个异步减法计数器，验证功 能并画出逻辑图。 2、 制作任意进制加法计数器。（7进制计数器，同步） 3、 用JK触发器7476设计一个九进制同步加法计数器, 搭建电路验证其功能，并画出逻辑图。 4、用JK触发器和门电路设计111序列信号检测器，有 一个信号输入端口 X, 一个输出端口 Y,当X输入序列111 时，输出Y二1。（可参考图7-2所示电路图，最好自己设计） 5、（选作）设计一个自动售货机的逻辑电路。它的投币 口每次只能投入一枚五角或一元的硬币。投入一元五角硬币 后机器自动给出一杯饮料；投入两元（两枚一元）硬币后, 在给出饮料的同时找回一枚五角的硬币。（提示：把投币信号 作为逻辑变量，一元的用A表示，投入为1,不投为0,五角 为B,投入为1,不投为0。给出饮料和找零为两个输出变量。 分别用Y、Z表示。给出饮料时丫二1,不给时Y二0；找回一枚 五角硬币时Z二1,不找时Z=0o）