ddr系列基础知识讲解.ppt

DDR3基础知识讲解(jiǎngjiě) 地址/命令建立(jiànlì)时间、保持时间和降额 tis(total setup time)=tis(base)+ tis tih(total setup time)=tih(base)+ tih 第五十一页，共56页。 DDR3基础知识讲解(jiǎngjiě) 数据建立(jiànlì)时间、保持时间和降额 tDS(total setup time)=tDS(base)+ tDS tDH(total hold time)=tDH(base)+ tDH 第五十二页，共56页。 未来(wèilái)展望 内存产品不单单是容量上的提升，未来还将在频率上有着长足的进步。因为从之前JEDEC固态技术(jìshù)协会宣布DDR4内存标准关键技术(jìshù)中，可以看到未来DDR4内存的频率将突破5000MHz. DDR内存发展趋势 第五十三页，共56页。 未来(wèilái)展望 DDR4内存预计(yùjì)将在2012年发布，2015年取代DDR3 第五十四页，共56页。 名词(míng cí)解析 AL：Additive Latency，附加(fùjiā)潜伏期（DDR2）； WL：Write Latency，写入命令发出到第一笔数据输入的潜伏期； tRAS:Active to Precharge Command，行有效至预充电命令间隔周期； tDQSS：WRITE Command to the first corresponding rising edge of DQS，DQS 相对于写入命令的延迟时间； 第十九页，共56页。 名词(míng cí)解析 逻辑Bank SDRAM的内部是一个存储阵列，要想准确地找到所需的存储单元(cún chǔ dān yuán)就先指定一个 （row）,再指定一个列（Column）,这就是内存芯片寻址的基本原理。 L-Bank存储阵列示意图 第二十页，共56页。 名词(míng cí)解析 芯片位宽 SDRAM内存芯片一次传输率的数据量就是芯片位宽，那么这个存储单元的容量(róngliàng)就 是芯片的位宽（也是L-Bank的位宽）； 存储单元数量=行数*列数（得到一个L-Bank的存储单元数量）*L-Bank的数量 也可用M*W的方式表示芯片的容量(róngliàng)，M是该芯片中存储单元的总数，单位是兆 （英文简写M，精确值是1048576），W代表每个存储单元的容量(róngliàng)，也就是SDRAM芯片的位宽，单位是bit； DDR SDRAM内部存储单元容量(róngliàng)是芯片位宽（芯片I/O口位宽）的一倍； DDR2 SDRAM内部存储单元容量(róngliàng)是芯片位宽的四倍； DDR3 SDRAM内部存储单元容量(róngliàng)是芯片位宽的八倍； DDR4 SDRAM内部存储单元容量(róngliàng)是芯片位宽的八倍。 第二十一页，共56页。 特性(tèxìng)分析 存储原理 存储原理示意图：行选与列选信号将使存储电容与外界间的传输电路(diànlù)导通，从而 可进行放电（读取）与充电（写入）。另外，图中刷新放大器的设计并不固定， 目前这一功能被并入读出放大器（Sense Amplifier ,简称S-AMP）； 第二十二页，共56页。 特性(tèxìng)分析 DDR 延迟锁定回路（DLL）的任务是根据外部时钟动态修正内部时钟的延迟来实现与外部时钟的同步； DLL有时钟频率测量法（CFM，Clock Frequency Measurement）和时钟比较法（CC，Clock Comparator）； CFM是测量外部时钟的频率周期，然后以此周期为延迟值控制内部时钟，这样内外时钟正好(zhènghǎo)就相差一个时钟周期，从而实现同步。DLL就这样反复测量反复控制延迟值，使内部时钟与外部时钟保持同步。 CFM式DLL工作示意图 第二十三页，共56页。 特性(tèxìng)分析 DDR CC的方法(fāngfǎ)则是比较内外部时钟的长短，如果内部时钟周期短了，就将所少的延迟加到下一个内部时钟周期，然后再与外部时钟做比较，若是内部时钟周期长了，就将多出的延迟从下一个内部时钟刨除，如此往复，最终使内外时钟同步。 CC式DLL工作示意图 第二十四页，共56页。 特性(tèxìng)分析 CFM与CC各有优缺点，CFM的校正速度快，仅用两个时钟周期，但容易受到噪音干扰，如果测量失误，则内部的延迟就永远错下去。CC的优点则是