VHDL及原理图混合设计方法.pptVIP

5.8 VHDL与原理图混合设计方式 比较 原理图设计输入 输入效率较低，但容易实现仿真，便于电路的调整 设计较大规模系统时，显得繁琐且移植性差 VHDL VHDL对设计的描述具有相对性，可以不考虑硬件的结构和最终实现的目标器件 通常都结合两者进行设计 底层采用VHDL，顶层采用原理图 举例 4位二进制计数器 数字电子钟 4位二进制计数器 计数器 七段数码管显示 目的： 熟悉VHDL设计数字系统的流程 掌握计数器及数码管显示设计 四位二进制加法计数器设计 具有异步复位、异步置位及同步预置功能 ……… if rst=‘1’then --异步复位 cnt=(others=0); elsif pst=‘1’then --异步置位 cnt=(others=1); elsif(clkevent and clk=1)then if load=‘1’then --同步预置 cnt=date; elsif enable=1then cnt=cnt+1; end if; end if; ……… 顶层设计时要调用该计数器，所以需为其创建一个