PCBLayout作业指导书-精品资料.docVIP

精品资料/word可编辑 精品资料/word可编辑 PAGE / NUMPAGES 精品资料/word可编辑 PCB Layout作业指导书 1.0目的： 规范PCB的设计思路，保证和提高PCB的设计质量。 2.0适用范围： 适用于PCB Layout. 3.0具体内容： A：Layout 部分…………………………………………………………2-19 B：工艺处理部分………………………………………………………20-23 C：检查部分……………………………………………………………24-25 D：安规作业部分………………………………………………………26-32 A: Layout 部分 一、长线路抗干扰 高阻低阻R 高阻 低阻 R R D D 板 外壳 保持零件与外壳的距离 不好 好 图一 图二 在图二中，PCB布局时，驱动电阻R3应靠近Q1（MOS管），电流取样电阻R4应靠近U1的第3Pin，即上图一所说的R、D应尽量缩短高阻抗线路。又因运算放大器输入端阻抗很高，易受干扰。输出端阻抗较低，不易受干扰。一条长线相当于一根接收天线，容易引入外界干扰。 又如图三： 电路一 电路一 电路二 电路二 电路一 Q3 （A） （B） 在图三的A中排版时，R1、R2要靠近三极管Q1放置，因Q1的输入阻抗很高，基极线路过长，易受干扰，则R1、R2不能远离Q1。 在图三的B中排版时，C2要靠近D1，因为Q3三极管输入阻抗很高，如Q2至D1的线路太长，易受干扰，则C2应移至D1附近。 二、小信号走线尽量远离大电流走线，忌平行。 大 大 小信号线 大电流走线 三、小信号处理电路布线尽量集中，减少布板面积提高抗干扰能力。 四、一个电流回路走线尽可能减少包围面积。 信号线 信号线 如：电流取样信号线和来自光耦的信号线 五、光电耦合器件，易受干扰，应远离强电场、强磁场器件，如大电流走线、变压器、高电位脉动器件等。 六、多个IC等供电，Vcc、地线注意。 并联单点接地，互不干扰。 串联多点接地，相互干扰。 七、弱信号走线，不要在棒形电感、电流环等器件下走线。 如以前SU450，电流取样线在批量生产时发生磁芯与线路铜箔相碰，造成故障。 A：噪声要求 1、尽量缩小由高频脉冲电流所包围的面积，如下（图一、图二） 图一 一般布板方式： 电路一 电路一 电路二 电路二 电路一 散热器 图二 2、滤波电容尽量贴近开关管或整流二极管如上图二，C1尽量靠近Q1，C3靠近D1等 3、脉冲电流流过的区域远离输入、输出端子，使噪声源和输入、输出口分离，如A105。 图三 图三：MOS管、变压器离入口太近，EMI传导通不过。 管 管 电路 图四 图四：MOS管、变压器远离入口，EMI传导能通过。 4、控制回路与功率回路分开，采用单点接地方式，如图五。 地 地 T 控制部 光耦 GND 功率部分 + + 1 2 4 3 图五 1、3842、3843、2843、2842IC周 围的元件接地接至IC的地脚 （第5脚）；再从第5脚引出至大 电容地线。 2、光耦第3脚地接到IC的第2 脚，第2脚接至IC的5脚上。 图六 5、必要时可以将输出滤波电感安置在地回路上。 6、用多只ESR低的电容并联滤波。 7、用铜箔进行低感、低阻配线，相邻之间不应有过长的平行线，走线尽量避免平行、交叉用垂直方式，线宽不要突变，走线不要突然拐角（即：≤直角）。 B、抗干扰要求 1、尽可能缩短高频元器件之间连线，设法减少它们的分布参数和相互间电磁干扰，易受干扰的元器件不能和强