verilog教程清华微电所.pptVIP

Verilog教程清华微电所;提纲;Verilog概述 Verilog程序的基本结构 Verilog上机环境及工具;Verilog概述;Verilog在VLSI设计过程中的位置;Verilog的历史;Verilog与VHDL;Verilog 与 VHDL;Verilog HDL与 C语言;Verilog HDL的设计流程 ;Verilog HDL设计的入口和出口;Verilog HDL的模型类型;Verilog概述 Verilog程序的基本结构 Verilog上机环境及工具;参考书： 复杂数字电路系统的Verilog HDL设计技技术 夏宇闻，北京航空航天大学出版社;模块（module）;模块;时延;数据流描述方式;行为描述方式;行为描述方式;结构化描述方式;设计模拟;设计模拟;设计模拟;标识符;注释;编译指令;`include;`timescale;Verilog概述 Verilog程序的基本结构 Verilog上机环境及工具;工作环境;几个常用Unix命令;Cadence公司的Verilog编译及仿真软件;Verilog-XL;Signalscan;Siganlscan Waveform窗口;Design Browser窗口