智能抢答器课程设计报告.docxVIP

智能抢答器课程设计报告 智能抢答器课程设计报告 淮海工学院 课程设计报告书 课程名称：电子技术课程设计A 题目：智能抢答器 系（院）：电子工程学院 学期： 专业班级： 姓名： 学号： 智力竞赛是一种生动活泼的教育形式和方法，通过抢答和必答两种方式能引起参加竞赛者和观众的极大兴趣，并能在极短的时间内，使人们增加一些必要的知识。进行智力竞赛时一般分为若干组，各组回答主持人提出的问题，问题又分为必答及抢答两种，必答时有时间限制，到时要告警，回答问题正确与否，由主持人判定为是加分还是减分。成绩评定结果用电子装置显示。抢答时，要判定哪组抢得，并有声音及指示灯显示。 用TTL或CMOS集成电路设计智力竞赛逻辑控制电路，具体要求如下： (1)抢答组数为4组，输入抢答信号的电路应具有去抖动功能。 (2)判断选组电路应能迅速、准确地判出抢答者，同时能排除他组的信号，闭锁其它电路的输入，并对抢中者给以声光信号提示。 (3)计数显示电路。每组有三位十进制计分显示电路，能进行加、减分操作。 (4)定时及音响。必答时启动定时灯亮，以示开始，当时间到时要发声音，并熄灭指示灯。抢答时，最后抢得的一组灯亮，其余指示灯灭，同时也可以驱动组别数字显示。 (5)回答问题的时间可以调整，分别为10S、20S、50S或更长。 (6)主持人要有复位按钮，抢答和必答时要有手动控制。 (1）画出总体设计框图，以说明各课题由哪些相对独立的功能模块组成，标出各个模块之间互相联系，时钟信号传输路径、方向和频率变化。并以文字对原理作辅助说明。 (2）设计各个功能模块的电路图、真值表（或状态转换图）并加上原理说明。 (3）有条件时选择合适的元器件，在面包上接线验证、调试各个功能模块的电路，在接线验证时设计、选择合适的输入信号和输出方式，在充分电路正确性同时，输入信号和输出方式要便于电路的测试和故障排除。 (4)设计整个电路的电路图，加上原理说明。有条件时对整个电路的元器件和布线进行合理布局，并进行整体电路的接线调试。 3总体框图设计 用单刀双掷开关作为抢必答开关控制必答和抢答电路的运行与停止。必答题为轮流答题模式，在必答电路中主持人按下按钮显示器显示的组别开始答题，倒计时开始计时，同时有指示灯亮示，倒计时归零后指示灯熄灭停止答题，并有声音提示，此时主持人可以根据回答问题的对错直接对该组进行加减分操作，然后主持人第二次按下按钮第二组回答问题，重复上述操作直至最后一组即可实现必答功能。抢答部分主持人有一个单刀单掷开关，合上开关开始抢答，断开开关复位清零，抢答无作用。当主持人合上开关后四组开始抢答，最先抢到的一组有指示灯亮及声音提示，组别由数码管显示，有人抢到后其余组再抢不起作用，电路在第一个人抢到时已经自锁，有人抢到后倒计时开始计时，在时间到零时有声音提示，并且指示灯灭掉，主持人判断回答的对错，对该组进行加减分操作，完成此操作后主持人断开开关复位清零，准备下轮抢答。 必答电路主要由74LS163四位二进制同步加法器组成，74LS163具有同步置数功能，可将其改为五进制计数器来实现轮流答题的功能。在必答电路中加入了译码器是为后面的指示灯提示电路做准备。 抢答电路由74LS175四D触发器的及一些组合逻辑电路使再抢答时只有在第一个人抢答时有脉冲信号，其他情况下没有脉冲来实现抢答电路的优先选择，记忆与封锁电路的功能。 倒计时电路主要由两片74LS190十进制同步可逆计数器组成，可以实现两位数的倒计时，并具有预置数的功能，可以设置倒计时间的长短。 计分电路主要由三片74LS192十进制双时钟同步可逆计数器及一些组合逻辑电路组成，三片计数器可以实现三位数的计分，组合逻辑电路来承担与抢必答 电路连接的任务，并具有将加减信号按照显示器显示的组别传递到对应组的计分器中的功能。 数码管显示电路与指示灯提示电路由必答、抢答电路共用，指示灯接在抢必答电路的输出端并与计时电路关联来实现指示灯提示功能。在数码管之前连接一个编码器是为了把每个事物用二进制代码并表示通过数码管显示出来。 声音提示电路中一个蜂鸣器接在抢答电路中来实现有人抢答到声音提示的功能。另一个蜂鸣器接在计时电路中具有在时间到零时发起报警。 4功能模块设计 4.1必答电路 必答电路主要功能是实现轮流答题。必答电路主要由74LS163芯片组成，74LS163是四位二进制同步加法器，首先介绍一下该芯片的逻辑功能，它的引脚图如4.1.1所示和功能表如4.1.2所示。 图4.1.1 74LS163管脚图 表4.1.274LS163功能表 由此功能表看出当