康五版数字课件交稿高教ch.pptxVIP

6.3 同步时序逻辑电路的设计6.3.1 设计同步时序逻辑电路的一般步骤6.3.2 同步时序逻辑电路设计举例6.3 同步时序逻辑电路的设计 同步时序逻辑电路的设计是分析的逆过程,其任务是根据实际逻辑问题的要求，设计出能实现给定逻辑功能的电路。6.3.1 设计同步时序逻辑电路的一般步骤同步时序电路的设计过程①明确电路的输入条件和相应的输出要求，分别确定输入变量和输出变量的数目和符号。②找出所有可能的状态和状态转换之间的关系。③根据原始状态图建立原始状态表。(1)根据给定的逻辑功能建立原始状态图和原始状态表(2)状态化简-----求出最简状态图 ；合并等价状态，消去多余状态的过程称为状态化简等价状态：在相同的输入下有相同的输出，并转换到同一个次态去的两个状态称为等价状态。2n-1M≤2n （M:状态数;n:触发器的个数）(3)状态编码（状态分配）；给每个状态赋以二进制代码的过程。根据状态数确定触发器的个数，(4)选择触发器的类型(5)求出电路的激励方程和输出方程 ；(6)画出逻辑图并检查自启动能力。计数脉冲CP的顺序现 态次 态0000000011000100102001000113001101004010001015010101106011001117011110008100010019100100006.3.2 同步时序逻辑电路设计举例例1 用D触发器设计一