级《数字逻辑电路》实验指导书.docxVIP

级《数字逻辑电路》实验指导书 级《数字逻辑电路》实验指导书 级《数字逻辑电路》实验指导书 课程名称：数字逻辑电路实验 指导书 课 时： 8学时 1/25 集成电路芯片 一、简介 数字电路实验中所用到的集成芯片都是双列直插式的，其引脚摆列规则如 图 1－1 所示。辨别方法是：正对集成电路型号 如 74LS20）或看标记 左侧的 缺口或小圆点标记），从左下角开始按逆时针方向以 1， 2， 3， 挨次摆列到最后一脚 在左上角）。在标准形 TTL 集成电路中，电源端 VCC 一般排在左上端，接地端 GND一般排在右下端。如 74LS20为 14 脚芯片， 14 脚为 VCC，7 脚为 GND。若集成芯片引脚上的功能标号为 NC，则表示该引脚为空脚，与内部电路 不连结。 二、TTL集成电路使用规则 1、接插集成块时，要认清定位标记，不得插反。 2、电源电压使用范围为＋～＋ 5.5V 之间，实验中要求使用 Vcc＝＋5V。 电源极性绝对不一样意接错。 、闲置输入端办理方法 (1 悬空，相当于正逻辑“ 1”，关于一般小规模集成电路的数据输入端， 实验时同意悬空办理。但易受外界扰乱，致使电路的逻辑功能不正常。所以， 关于接有长线的输入端，中规模以上的集成电路和使用集成电路许多的复杂电 路，全部控制输入端一定按逻辑要求接入电路，不一样意悬空。 (2 直接接电源电压 VCC也能够串入一只 1～10KΩ的固定电阻）或接至某一 固定电压 ( ＋ 2.4 ≤V≤ 4.5V的电源上， 或与输入端为接地的剩余与非门的输出 端相接。 (3 若前级驱动能力同意，能够与使用的输入端并联。 4、输入端经过电阻接地，电阻值的大小将直接影响电路所处的状态。当 R 680Ω时，输入端相当于逻辑“ 0”；当 R≥ 4.7 K Ω 时，输入端相当于逻辑 “ 1”。关于不一样系列的器件，要求的阻值不一样。 5、输出端不一样意并联使用 集电极开路门 (OC和三态输出门电路 (3S除外）。不然不单会使电路逻辑功能杂乱，并会致使器件破坏。 6 、输出端不一样意直接接地或直接接＋ 5V 电源，不然将破坏器件，有时为 了使后级电路获取较高的输出电平，同意输出端经过电阻 R 接至 Vcc，一般取 R 2/25 3～5.1 K Ω。 1 ． 实 验 名 称 ： 组 合 逻 辑 电 路 的 设 计 与 测 试 2．课时安排： 2 课时 实验一 组合逻辑电路的设计与测试 一、实验目的 掌握组合逻辑电路的设计与测试方法 二、实验原理 1、使用中、小规模集成电路来设计组合电路是最常有的逻辑电路。设计 组合电路的一般步骤如图 2－1 所示。 图 2－1 组合逻辑电路设计流程图 依据设计任务的要求成立输入、输出变量，并列出真值表。而后用逻辑代数或 卡诺图化简法求出简化的逻辑表达式。并按实质采纳逻辑门的种类改正逻辑表 达式。依据简化后的逻辑表达式，画出逻辑图，用标准器件构成逻辑电路。最 后，用实验来考证设计的正确性。 、组合逻辑电路设计举例 用“与非”门设计一个表决电路。当四个输入端中有三个或四个为“ 1”时，输出端才为“ 1”。 设计步骤：依据题意列出真值表如表 2－1 所示，再填入卡诺图表 2－2 中。 3/25 表 2－1 D 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 A 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 Z 0 0 0 0 0 0 0 1 0 0 0 1 0 1 1 1 表 2－2 DA 00 01 11 10 BC 00 01 1 11 1 1 1 10 1 由卡诺图得出逻辑表达式，并演化成“与非”的形式 Z＝ABC＋BCD＋ ACD＋ABD ＝ 依据逻辑表达式画出用“与非门”构成的逻辑电路如图 2－ 2 所示。 图 2－ 2 表决电路逻辑图 用实验考证逻辑功能 在实验装置适合地点选定三个 14P 插座，依据集成块定位标记插好集成块 CC4012。 按图 2－2 接线，输入端 A、B、C、D 接至逻辑开关输出插口，输出端 Z 接 逻辑电平显示输入插口，按真值表 自拟）要求，逐次改变输入变量，丈量相应 的输出值，考证逻辑功能，与表 2－1 进行比较，考证所设计的逻辑电路能否符 合要求。 4/25 三、实验设施与器件 、＋ 5V 直流电源 2、逻辑电平开关 、逻辑电平显示器 4 、直流数字电压表 3、CC4011×274LS00） CC4012×374LS20） CC403074LS86） CC408174LS08） 74LS54 × 2(CC4085 CC4001 (74LS02 四、实验内容 、设计用